大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
スポンサーリンク
概要
- 論文の詳細を見る
本研究では,近年大容量化の進むFPGAを応用してマルチプロセッサ向けエミュレーションシステムの開発を行っている.本システムでは,プロセッサコアとネットワーク機能を単一のFPGAチップ内に実装することで,高速なエミュレーション動作と高い柔軟性を実現する.また,FPGAチップ間を高速な差動信号バスで結ぶことにより,マルチプロセッサのエミュレーションを行う際のシステム全体の性能を考慮して設計を行った.
- 一般社団法人情報処理学会の論文
- 2001-03-08
著者
-
児玉 祐悦
電子技術総合研究所情報アーキテクチャ部
-
坂根 広史
電子技術総合研究所情報アーキテクチャ部
-
児玉 祐悦
電子技術総合研究所
-
片下 敏宏
産業技術総合研究所
-
児玉 祐悦
産業技術総合研究所情報技術研究部門
-
坂根 広史
産業技術総合研究所情報処理研究部門
-
佐谷野 健二
科学技術振興事業団
-
小池 汎平
産業技術総合研究所情報処理研究部門
-
甲村 康人
株式会社創夢
-
片下 敏宏
株式会社カーネル
-
小池 汎平
電子技術総合研究所情報アーキテクチャ部
-
小池 汎平
電子技術総合研究所
-
坂根 広史
電子技術総合研究所
関連論文
- ネットワークテストベッドGtrcNET-10p3におけるパケットキャプチャおよびルータ機能の実装(応用2)
- 10GbE対応ネットワークテストベッドGtrcNET-10の構成と評価(HPC-6: 高速ネットワークとその応用)
- IPフロー単位のトラフィック制御設定の自動化機構(次世代・新世代ネットワークアーキテクチャ,トラヒック計測・制御,サービス品質,ネットワーク管理,一般)
- 10ギガビットイーサネットを用いた精密なパケットスケジューリング機構の開発(ポストIPネットワーキング,ネットワークモデル,インターネットトラヒック,TCP/IP,マルチメディア通信,ネットワーク管理,リソース管理,プライベートネットワーク,NW安全性及び一般)
- 精密な帯域共有とトラフィック隔離を実現するパケットスケジューリング方式(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 2000-ARC-139-26 MIPSベースマルチレッドプロセッサのFPGAによる実装と評価
- トラフィックの性質情報に基づいた動的ネットワーク選択手法 (ネットワークシステム)
- ソフトウェアによる精密ペーシング方式を用いたTCP通信性能の改善((フォトニック)IPネットワーク技術, (光)ノード技術, WDM技術, 一般)
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- GridMPI^ Version 1.0の概要(HPC-10: 通信ライブラリ)
- データ駆動計算機のアーキテクチャ最適化に関する考察
- データ駆動計算機EM-4の負荷分散
- データ駆動計算機EM-4のパイプライン構成
- データ駆動計算機EM-4のプロトタイプの構成
- データ駆動計算機EM-4における待ち合せ機構
- データ駆動計算機EM-4における要素プロセッサのシングルチップ化の検討
- 精密な帯域共有とトラフィック隔離を実現するパケットスケジューリング方式(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- Crusoeがんばれ(インタラクティブ・エッセイ)
- 特集「計算機ベンチマークの最新動向」の編集にあたって
- 精密な帯域共有とトラフィック隔離を実現するパケットスケジューリング方式 (計算機アーキテクチャ・ハイパフォーマンスコンピューティング・「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- クラスタの温度分布について
- ソフトウェアによる精密ペーシング機構の提案と評価
- 暗号モジュールの安全な実装を目指して--サイドチャネル攻撃の標準評価環境の構築
- リコンフィギュアラブルシステムREXへの並列計算機EM-Xの実装
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの評価
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 細粒度通信機構を持つ並列計算機EM-Xにおける共有メモリプログラムの効率的実行
- 並列計算機ノードプロセッサのFPGAを用いた実装と評価
- 並列計算機用要素プロセッサの細粒度同期機構におけるキャッシュ方式の検討
- ウェーブフロント型並列処理における分散メモリ型並列計算機の通信機構の評価 (並列処理)
- リモートメモリ書き込みを用いたMPIの効率的実装 (並列処理)
- 細粒度並列計算機EM-Xにおけるキャシュメモリアーキテクチャ
- マルチグレイン並列化コンパイラにおける臨界投機実行の効果について
- マルチグレイン並列化処理における臨界投機実行の適用
- 高並列計算機EM-Xの性能モニタリングツール
- 細粒度通信機構を持つ並列計算機EM-Xによる疎行列計算の性能評価
- 細粒度通信機構を用いたRadixソートの実行
- 行列演算ベンチマークを用いた並列計算機EM-Xの評価
- 投機的実行研究の最新動向とタスク間投機的実行の有効性
- 細粒度通信機構をもつ並列計算機EM-Xによる疎行列問題の並列処理
- RWC-1のシステム構成と基本動作
- Unlimited Speculative Executionの制御オーバヘッド削減手法
- 高並列計算機EM-Xのリモートメモリ参照機構の評価
- 並列計算機EM-4の細粒度通信による共有メモリの実現とマルチスレッドによるレーテンシ隠蔽
- 並列計算機EM-4におけるマクロタスク間投機的実行の分散制御方式
- 並列計算機 EM-4 の並列プログラミング言語 EM-C
- ループ間DOACROSS方式の並列計算機EM-4上での評価
- 並列計算機EM-Xのプロセッサ・ネットワークインターフェースの最適化の検討
- 多段先行評価方式の並列計算機EM-4上での予備評価
- EM-Cによるニューラルネットワークの実現
- EM-Cによる共有二分決定グラフの並列処理
- EM-Cによる粒度最適化の検討
- EM-Cによるアクティビティ分散方式の検討
- 並列計算機EM-4の並列プログラミング言語画EM-C
- FPGA上のArbiter PUFの定量的性能評価(リコンフィギャラブル応用2)
- 近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
- サイドチャネル攻撃対策手法の評価環境の構築(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- 確率密度関数の推定法とMIA成功率に関する一考察(デザインガイア2010 : VLSI設計の新しい大地)
- 論理回路エミュレータを用いた細粒度並列計算機の評価
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- シフト事後処理を用いたPUF基盤認証システムの精度評価(デザインガイア2010 : VLSI設計の新しい大地)
- 臨界投機実行のWWW情報検索への応用
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 確率密度関数の推定法とMIA成功率に関する一考察
- ハッシュ関数Luffaのハードウェア実装
- シフト事後処理を用いたPUF基盤認証システムの精度評価
- 近磁界測定によるサイドチャネル評価実験
- 並列計算機EM-4におけるマルチスレッドプログラミングモデルと性能評価
- データ駆動計算機EM-4における共有二分決定グラフの並列処理について
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- 高並列計算機EM-Xのアーキテクチャ
- データ駆動型シングルチッププロセッサEMC-Rの動作原理と実装 (並列処理)
- 暗号ハードウェアの実装性能と物理的安全性評価(暗号と情報セキュリティ実装技術論文)
- 暗号ハードウェアの実装性能と物理的安全性評価
- データ駆動計算機EM-4における資源管理の実現
- 超並列計算機RWC-1における同期機構
- 超並列計算機RWC-1の相互結合網
- 超並列計算機RWC-1における記憶構成
- 超並列計算機RWC-1における入出力機構
- 並列計算機EM-4/XのRICAによるメッセージ通信の実現
- 高並列計算機EM-4とその並列性能評価
- EM-4における適応型最適化方式
- EM-4における動的関数分散方式の評価
- データ駆動計算機EM-4プロトタイプにおけるソフトウェア体系
- データ駆動計算機EM-4プロトタイプにおける強連結化効果
- データ駆動計算機EM-4プロトタイプの性能評価
- データ駆動計算機EM-4プロトタイプの並列動作性能予備評価