高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では超高速ネットワークに向けた,高速かつ軽量なCRC回路の構成手法を提案する.CRCの1つであるCRC-32はイーサネットのフレームの誤り検出に用いられており,その算出処理は任意データ長への対応やワイヤスピードであることが要求されている.スループット向上のためにCRC回路の処理データ幅を拡張すると,従来手法では処理データ幅N-bitに対し回路規模がO(N^2)となり,100Gbpsなど非常に高いスループットを得るには莫大な回路資源が必要であった.そこで処理データ幅に対する回路規模をO(N)へ低減させるCRC回路の構成手法を提案する.提案手法と従来手法におけるCRC回路を自動的に生成するソフトウェアを開発し,提案手法と従来手法のFPGAにおける回路規模とスループットを比較,検証した.その結果,提案手法により回路規模をO(N)へ大幅に削減可能であり,スケーラビリテイが高くなることが示された.また,提案手法による回路は現行のデバイスFPGA Virtex-II Pro 100 (44,096Slices)において,処理データ幅8,192-bitのとき回路規模24.627Slices (55.8%)で1.18Tbpsのスループットを達成することが分かった.
- 社団法人情報処理学会の論文
- 2007-07-15
著者
-
坂巻 佳壽美
東京都産業技術研究センター
-
片下 敏宏
産業技術総合研究所
-
戸田 賢二
産業技術総合研究所
-
坂巻 佳壽美
地方独立行政法人東京都立産業技術研究センター
-
名古屋 貢
デュアキシズ株式会社
-
寺島 康典
株式会社ビッツ
-
片下 敏宏
筑波大学システム情報工学研究科
-
戸田 賢二
産業技術総合研究所情報技術研究部門
-
戸田 賢二
産業技術総合研究所 情報技術研究部門
-
戸田 賢二
National Institute For Advanced Industrial Science And Technology (aist):information Technology Rese
-
片下 敏宏
産業技術総合研究所情報セキュリティ研究センター
-
坂巻 佳壽美
東京都立産業技術研究センター 開発本部 開発第一部 情報技術グループ
-
戸田 賢二
電子技術総合研究所所
-
戸田 賢二
産業技術総合研
関連論文
- 2 授乳中幼ラットの発する超音波による***ラットの誘引効果(第61回日本衛生動物学会東日本支部大会講演要旨)
- B24 授乳中幼クマネズミの発する超音波による成クマネズミの誘引効果(第62回日本衛生動物学会大会特集)
- JTAGを用いた組込みシステムのオンライン自己監視手法
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- 部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証(応用1)
- 1-2 JTAGを用いた組込みシステムのセキュリティ向上に関する一考察(セッション1「理論、システムの信頼性、保全性、ライフサイクルおよびソフトウェア面」)
- セキュアな組込みシステムの構築法
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- FPGAを用いたコンテンツ保護システムの設計と開発(ソフトウェア・著作権保護,情報システムを支えるコンピュータセキュリティ技術の再考)
- 組込用リアルタイムプロセッサ開発計画(プロセッサ)
- リアルタイムイーサネットとその予備的評価(ネットワーク)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 任意の画像を任意の位置に重畳表示することで大きさ理解を促進する簡易3次元表示方式
- 大きさを実感できる写真表示方式
- FPGAを利用した3次元画像処理の高速化の検討
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- l0GbitEthernet対応URLフィルタリング装置の開発
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- 制御プログラムからのリアルタイムプロセッサ生成方式
- 組込み制御システム向けリアルタイムOSのハードウェア化
- アプリケーションベースの組み込み制御システム
- ディジタル回路実験のためのWBTシステム(教育)
- B-6-29 組み込み Java を用いた分散オブジェクト環境の開発
- 高度情報化人材育成用ASICマイコン教材の開発
- 任意に構成可能なリアルタイムシステムの開発
- HDL(回路記述言語)の制御システムへの応用
- エンベデッドシステムにおける高信頼化技術
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- 暗号モジュールの安全な実装を目指して--サイドチャネル攻撃の標準評価環境の構築
- リコンフィギュアラブルシステムREXへの並列計算機EM-Xの実装
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの評価
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 「ネットワークを渡り歩けるコンピュータ」を利用したネットワークトラヒック削減のための動的負荷分散手法(ネットワークソフトウェア論文)
- B-19-27 「ネットワークを渡り歩けるコンピュータ」を利用した動的負荷分散手法における予測(B-19. ネットワークソフトウェア, 通信2)
- 小型カードプロセッサカードとそのリアルタイム応用
- 小型カードプロセッサカードとそのリアルタイム応用
- 組込応用向き小型プロセッサカードの予備的評価
- 組込用リアルタイムプロセッサ開発計画
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- FPGA上のArbiter PUFの定量的性能評価(リコンフィギャラブル応用2)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 1G06 産総研のワークライフバランス支援(1) : 一時預かり保育支援制度(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- 近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
- サイドチャネル攻撃対策手法の評価環境の構築(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- 確率密度関数の推定法とMIA成功率に関する一考察(デザインガイア2010 : VLSI設計の新しい大地)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- 6-3 組込み機器のためのソフトウェアによるスタック破壊攻撃検出手法に関する一考察(セッション6「システムの信頼性、保全性、ライフサイクルおよびソフトウェア面(2)」)
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- リアルタイムイーサネットのシミュレーションによる評価(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
- リアルタイムイーサネットとその予備的評価
- 1G08 産総研のワークライフバランス支援(3) : 女性職員エンカレッジング研修 科振費(女性研究者支援モデル育成)事業の試みの一つとして(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- シフト事後処理を用いたPUF基盤認証システムの精度評価(デザインガイア2010 : VLSI設計の新しい大地)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実態と評価(組込技術とネットワークに関するワークショップETNET2006)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 女性研究者支援産総研におけるニーズ : 研究満足度のアンケート調査に基づく分析
- バウンダリスキャンテストの高信頼化への応用
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- VHDLによる高信頼シリアル通信ICの開発 : 通信ICのリング結合を二重化することによるシステムの高信頼化
- パソコンでJTAGテストを自在に操る USBマイコン基板を使ったJTAGインターフェース
- 「パソコンを使用したフォールトトレラント。システム」
- ディペンダブルな生産管理情報蓄積装置に関する一検討(安全性及び一般)
- 確率密度関数の推定法とMIA成功率に関する一考察
- ハッシュ関数Luffaのハードウェア実装
- 高速・高信頼通信モジュールの開発
- シフト事後処理を用いたPUF基盤認証システムの精度評価
- 近磁界測定によるサイドチャネル評価実験
- 誤動作自己検知機能を内蔵したマイクロプロセッサの開発
- 暗号ハードウェアの実装性能と物理的安全性評価(暗号と情報セキュリティ実装技術論文)
- ディペンダブルな生産管理情報蓄積装置の開発(安全性及び一般)
- 暗号ハードウェアの実装性能と物理的安全性評価