RWC-1の階層型MDCE網
スポンサーリンク
概要
- 論文の詳細を見る
我々がRWC-1向けに提案している新しい直接網のクラスMDCE (Multidimensional Directed Cycles Ensemble extension)は、小次数で高い転送性能を得られるなど超並列向けに好ましい特性を持つが、プリント基板から引き出せる信号数など実装面で物理的制約を受けやすく、改善の余地がある。本稿ではMDCE網が持つ優れた転送特性を活かしつつ実装性を高めるために、MDCE網の各ノードを下位のDCE網で置き換える形式の階層型MDCE網(c-MDCE)を提案する。c-MDCE網の採用によって、VLSI,プリント基板、筐体の各レベルでの実装性が大幅に改善される。階層化のために転送特性が若干悪化するがなおメッシュ等と比較して優位性を保っている。
- 一般社団法人情報処理学会の論文
- 1995-08-23
著者
-
松岡 浩司
日本電気株式会社 C&c メディア研究所
-
廣野 英雄
三洋電機株式会社
-
岡本 一晃
三洋電機株式会社
-
横田 隆史
三菱電機株式会社先端技術総合研究所
-
岡本 一晃
新情報処理開発機構
-
松岡 浩司
新情報処理開発機構
-
廣野 英雄
新情報処理開発機構
-
横田 隆史
新情報処理開発機構
-
坂井 修一
新情報処理開発機構
関連論文
- GByte/sクラス skewless並列光インターコネクション (2)
- GByte/sクラスskewless並列光インターコネクション
- リアルワールドコンピューティングにおける光インターコネクション
- 超並列計算機RWC-1搭載光インタコネクト
- 超並列計算機RWC-1内光インタコネクトシステム
- 超並列計算機RWC-1における光インターコネクション
- 超並列計算機応用光インターコネクション技術
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- B-15-27 IP電話の無線IPv6化に関する検討(B-15.モバイルマルチメディア通信)
- 組込み向け並列信号処理エンジンによる複合メディア処理
- D-6-9 組込み向け並列信号処理エンジンの実装と基本動作
- D-6-8 組込み向け並列信号処理エンジンのアーキテクチャ
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- 投機的実行研究の最新動向とタスク間投機的実行の有効性
- RWC-1のシステム構成と基本動作
- Unlimited Speculative Executionの制御オーバヘッド削減手法
- 高並列計算機EM-Xのリモートメモリ参照機構の評価
- 並列計算機EM-4におけるマクロタスク間投機的実行の分散制御方式
- ループ間DOACROSS方式の並列計算機EM-4上での評価
- 並列計算機EM-Xのプロセッサ・ネットワークインターフェースの最適化の検討
- 多段先行評価方式の並列計算機EM-4上での予備評価
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- Prologを指向したRISCプロセッサのパイプライン構成
- 超並列計算機RWC-1のPE間スキューレス光並列接続
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機の相互結合網
- 4. RWC における超並列システムの研究開発 ( リアルワールドコンピューティング研究計画)
- D-6-2 エンベデッドRISCアーキテクチャalephの符号化形式演算命令の拡張
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- 高並列計算機EM-Xのアーキテクチャ
- 超並列計算機RWC-1の相互結合網