D-6-2 エンベデッドRISCアーキテクチャalephの符号化形式演算命令の拡張
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2001-03-07
著者
-
松本 健志
三洋電機株式会社東京情報通信研究所
-
岡本 一晃
三洋電機株式会社
-
岩田 直
三菱電機(株) 技術開発本部 デジタルシステム技術開発センター
-
三浦 宏喜
三洋電機株式会社研究開発本部 デジタルシステム研究所
-
岡本 一晃
三洋電機株式会社東京情報通信研究所
-
三浦 宏喜
三洋電機株式会社東京情報通信研究所
-
岩橋 大輔
三洋電機株式会社東京情報通信研究所
-
岩田 直
三洋電機株式会社東京情報通信研究所
関連論文
- 分散メモリ型並列計算機のための可変インターリーブ・ファイルシステムの構成
- データ駆動型計算機CYBERFLOWにおける並列2次記憶
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- B-15-27 IP電話の無線IPv6化に関する検討(B-15.モバイルマルチメディア通信)
- 組込み向け並列信号処理エンジンによる複合メディア処理
- D-6-9 組込み向け並列信号処理エンジンの実装と基本動作
- D-6-8 組込み向け並列信号処理エンジンのアーキテクチャ
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- 医療用ネットワークデジタルカメラシステムの構築
- RWC-1のシステム構成と基本動作
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- データ駆動計算機SPMの性能評価(2)
- 診断型シェルDEXの開発
- ワンチップ15フレーム/秒メガピクセルリアルタイム画像プロセッサ
- ワンチップ15フレーム/秒メガピクセルリアルタイム画像プロセッサ
- ICD2000-39 動画対応DSC用システムLSI
- データ駆動計算機 EDDEN とその性能評価 (並列処理)
- データ駆動計算機 EDDEN とその性能評価
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機RWC-1用プロセッサチップの設計
- データ駆動計算機EDDENにおける並列画像処理
- D-6-2 エンベデッドRISCアーキテクチャalephの符号化形式演算命令の拡張
- 2H-3 エンベデッドRISCアーキテクチャalephのデジタルオーディオ処理への適用
- マルチメディア用RISCアーキテクチャalephの基本性能評価
- マルチメディア用32ビットハイパ-RISCマイコン (半導体技術特集)
- マルチメディア用エンベデッドRISCのための新アーキテクチャの開発
- ファジィズ知識設計エキスパートシステムにおける自動ファジィモデリング機能の検討
- ファジィ開発支援システム
- ESシールDEXにおけるCトランスレータ
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境