超並列計算機RWC-1用プロセッサチップの設計
スポンサーリンク
概要
- 論文の詳細を見る
並列処理では通信のオーバヘッドの削減が最も重要な課題の1つである。超並列計算機RWC-1では、通信と処理を融合した新しいアーキテクチャであるRICA(Reduced Inter-processor Communication Architecture)を提唱・採用し、ハードウェアを簡単化しつつ通信のオーバヘッドを削減している。さらに、汎用計算機に不可欠である不正操作に対するデータの保護といったOS支援機能も同時に実現している。本論文では、超並列計算機RWC-1用に開発したプロセッサチップの構成を示すとともにその動作の詳細を述べ、採用した細粒度並列処理機構の有効性について論じる。
- 社団法人電子情報通信学会の論文
- 1995-04-28
著者
-
松岡 浩司
日本電気株式会社 C&c メディア研究所
-
廣野 英雄
三洋電機株式会社
-
松岡 浩司
(技組)新情報処理開発機構 つくば研究センタ
-
横田 隆史
(技組)新情報処理開発機構 つくば研究センタ
-
岡本 一晃
三洋電機株式会社
-
横田 隆史
三菱電機株式会社先端技術総合研究所
-
岡本 一晃
(技組)新情報処理開発機構 つくば研究センタ
-
廣野 英雄
(技組)新情報処理開発機構 つくば研究センタ
-
坂井 修一
(技組)新情報処理開発機構つくば研究センタ
関連論文
- GByte/sクラス skewless並列光インターコネクション (2)
- GByte/sクラスskewless並列光インターコネクション
- リアルワールドコンピューティングにおける光インターコネクション
- 超並列計算機RWC-1搭載光インタコネクト
- 超並列計算機RWC-1内光インタコネクトシステム
- 超並列計算機RWC-1における光インターコネクション
- 超並列計算機応用光インターコネクション技術
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- B-15-27 IP電話の無線IPv6化に関する検討(B-15.モバイルマルチメディア通信)
- 組込み向け並列信号処理エンジンによる複合メディア処理
- D-6-9 組込み向け並列信号処理エンジンの実装と基本動作
- D-6-8 組込み向け並列信号処理エンジンのアーキテクチャ
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- RWC-1のシステム構成と基本動作
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- Prologを指向したRISCプロセッサのパイプライン構成
- 超並列計算機RWC-1のPE間スキューレス光並列接続
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機の相互結合網
- D-6-2 エンベデッドRISCアーキテクチャalephの符号化形式演算命令の拡張
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- 超並列計算機RWC-1における記憶構成
- 超並列計算機RWC-1における入出力機構