超並列計算機RWC-1の入出力機構とその基礎評価(<特集>並列処理)
スポンサーリンク
概要
- 論文の詳細を見る
超並列計算機において高速な演算処理が実現されると, それに見合った入出力性能が要求される.これを満たすため超並列計算機RWC-1では, その要素プロセッサRICA-1にDMA機能を持った入出力インタフェースを備え, 演算処理との干渉のない高速入出力機構を実現している.さらに通信のための相互結合網とは独立に, 入出力のための入出力網を設け, 通信と入出力が干渉することを防いでいる.入出力網は階層化されており, リングによる小規模な下位網とATMを用いた汎用性が高い上位網からなる.本論文ではRWC-1の入出力機能について, 特に下位入出力網の特性を中心に小規模システムでの実機評価を行い, その入出力性能が演算処理によって損なわれることなく十分な性能が得られることを示す.
- 一般社団法人情報処理学会の論文
- 1998-06-15
著者
-
松岡 浩司
日本電気株式会社 C&c メディア研究所
-
松岡 浩司
Rwcp並列分散パフォーマンス研究室:(現)nec C&c メディア研究所
-
廣野 英雄
三洋電機株式会社
-
横田 隆史
三菱電機(株)先端技術総合研究所
-
坂井 修一
筑波大学電子・情報工学系
-
岡本 一晃
三洋電機株式会社
-
横田 隆史
三菱電機株式会社先端技術総合研究所
-
廣野 英雄
技術研究組合新情報処理開発機構
-
松岡 浩司
技術研究組合新情報処理開発機構
-
岡本 一晃
技術研究組合新情報処理開発機構
-
横田 隆史
三菱電機株中央研究所システム基礎研究部
関連論文
- GByte/sクラス skewless並列光インターコネクション (2)
- GByte/sクラスskewless並列光インターコネクション
- 商用マルチコアプロセッサ向けクラスタ化パイプラインマルチスレッド実行
- リアルワールドコンピューティングにおける光インターコネクション
- 超並列計算機RWC-1搭載光インタコネクト
- 超並列計算機RWC-1内光インタコネクトシステム
- 超並列計算機RWC-1における光インターコネクション
- 超並列計算機応用光インターコネクション技術
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- B-15-27 IP電話の無線IPv6化に関する検討(B-15.モバイルマルチメディア通信)
- 組込み向け並列信号処理エンジンによる複合メディア処理
- D-6-9 組込み向け並列信号処理エンジンの実装と基本動作
- D-6-8 組込み向け並列信号処理エンジンのアーキテクチャ
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- 相互結合網の転送パターンと定常・非定常性能について
- オンチップマルチプロセッシングに関する初期的検討
- RWC-1のシステム構成と基本動作
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 5M-5 2パス限定投機システムPALSの評価環境 : システムシミュレータ(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-5 パスベーススレッド分割手法に基づく自動並列化処理の実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-2 2パス限定投機システムのハードウェア設計 : メモリアクセス機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-7 H.264デコーダにおける2パス限定投機方式の適用検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- バイナリレベル変数解析に基づいた自動並列化処理の初期評価(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- Prologを指向したRISCプロセッサのパイプライン構成
- Pegasus Prologプロセッサにおける並列データパス操作の導入
- 1N-2 パスベーススレッド分割による並列実行性能の評価(システム評価,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 5M-6 2パス限定投機システムPALSの評価環境 : 言語処理系(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-3 2パス限定投機システムのハードウェア設計 : マルチスレッド制御機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-1 2パス限定投機方式における動的最適化適用可能性の検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-4 バイナリレベル変数解析に基づいた自動並列化システムの実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-1 グラフ理論に基づくスレッド分割おけるループ性能向上法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2M-7 広域情報によるTurn-Modelの高性能化(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
- 超並列計算機RWC-1のPE間スキューレス光並列接続
- 2Q-6 バーチャルリモートPCの開発
- 2Q-5 バーチャルリモートPCのアーキテクチャ
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機の相互結合網
- D-6-2 エンベデッドRISCアーキテクチャalephの符号化形式演算命令の拡張
- 2パス限定投機方式における最適投機対象パスの動的変更手法の検討(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- チェックポインティングとコード差分実行による時短シミュレーション法の提案
- 流量制限による相互結合網の実効性能改善の検討
- 流量制限による相互結合網の実効性能改善の検討
- 超並列計算機RWC-1における同期機構
- 長時間シミュレーションにおける効率的デバッグ手法の提案
- Valgrindを用いたパスプロファイリングツールの開発
- 分散オブジェクトORBエンジンの導入によるFPGA搭載システム連携の短期間開発事例(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)
- 2パス限定投機方式におけるループ展開の効果(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- スヌープキャッシュをベースにした投機的メモリアクセス機構の提案(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- 分岐予測を応用したループ内パス予測方式の検討(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 履歴情報詳細化によるパス予測の高精度化の検討(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- MIPS命令パイプラインベースの簡易VLIWプロセッサ
- 2パス限定投機システムのハードウェア設計 - スレッド実行機構 -
- 投機的なメモリアクセスを支援するためのキャッシュコヒーレンスプロトコルの検証
- H.264デコード処理における2パス限定投機方式の最適化手法とその詳細評価