超並列計算機RWC-1における光インターコネクション
スポンサーリンク
概要
- 論文の詳細を見る
超並列計算機の実装では, LSI間とボード間接続のピンボトルネックが最も大きな問題となる.RWC-1では, PEノードを複数のLSIから構成し,プロセッサ間結合網としてMDCE(Multi-Dimensional Directed Cycles Ensemble)網を採用することによって,これらのピンボトルネックがもたらす性能上の影響を小さくしている.光インターコネクションの導入により,主に.ボード間接続の実装上の問題を解決することができ,より簡便に大規模な超並列計算機システムを構築することが可能となる.
- 社団法人情報処理学会の論文
- 1997-02-03
著者
-
西村 信治
RWCP光インターコネクション日立研
-
吉川 隆士
Rwcp光インターコネクションnec研究室
-
松岡 浩司
日本電気株式会社 C&c メディア研究所
-
松岡 浩司
Rwcp並列分散パフォーマンス研究室:(現)nec C&c メディア研究所
-
横田 隆史
三菱電機(株)先端技術総合研究所
-
松岡 浩司
(技組)新情報処理開発機構 つくば研究センタ
-
横田 隆史
(技組)新情報処理開発機構 つくば研究センタ
-
坂井 修一
筑波大学電子・情報工学系
-
西村 信治
(技組)新情報処理開発機構 光日立研究室
-
吉川 隆士
(技組)新情報処理開発機構 光NEC研究室
-
横田 隆史
三菱電機株式会社先端技術総合研究所
-
吉川 隆士
Nec システムプラットフォーム研
関連論文
- B-10-142 光インタコネクション搭載高速ネットワークスイッチ(RHiNET-3/SW)
- RHiNET-2/SW : 並列光インタコネクションを搭載した並列計算機システム用高速ネットワークスイッチ
- B-10-55 光インタコネクション搭載高速ネットワークスイッチ (RHiNET-3/SW)
- GByte/sクラス skewless並列光インターコネクション (2)
- GByte/sクラスskewless並列光インターコネクション
- B-6-59 イーサネットを用いたシステム仮想化技術ExpressEtherの提案 : (3)パケット再送方式(B-6.ネットワークシステム,一般講演)
- B-6-58 イーサネットを用いたシステム仮想化技術ExpressEtherの提案(2)I/O仮想化技術(B-6.ネットワークシステム,一般講演)
- B-6-57 イーサネットを用いたシステム仮想化技術ExpressEtherの提案 : (1)システム概要とアーキテクチャ(B-6.ネットワークシステム,一般講演)
- 商用マルチコアプロセッサ向けクラスタ化パイプラインマルチスレッド実行
- リアルワールドコンピューティングにおける光インターコネクション
- 超並列計算機RWC-1搭載光インタコネクト
- 超並列計算機RWC-1内光インタコネクトシステム
- 超並列計算機RWC-1における光インターコネクション
- 超並列計算機応用光インターコネクション技術
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- 相互結合網の転送パターンと定常・非定常性能について
- オンチップマルチプロセッシングに関する初期的検討
- イーサネットの物理層での割込みによる仮想専用チャネル構成の検討
- RWC-1のシステム構成と基本動作
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 5M-5 2パス限定投機システムPALSの評価環境 : システムシミュレータ(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-5 パスベーススレッド分割手法に基づく自動並列化処理の実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-2 2パス限定投機システムのハードウェア設計 : メモリアクセス機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 半導体導波路型光周波数変換素子
- InGaAs/InAlAs MQW非線形導波路を用いた全光学的光スイッチング実験
- 5M-7 H.264デコーダにおける2パス限定投機方式の適用検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- バイナリレベル変数解析に基づいた自動並列化処理の初期評価(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- 並列計算機(RHiNET-2)用光インタコネクション搭載スイッチシステム
- 光インターコネクト搭載64Gbpsネットワークスイッチ(RHiNET-2/SW)の実装設計
- Prologを指向したRISCプロセッサのパイプライン構成
- Pegasus Prologプロセッサにおける並列データパス操作の導入
- 1N-2 パスベーススレッド分割による並列実行性能の評価(システム評価,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 5M-6 2パス限定投機システムPALSの評価環境 : 言語処理系(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-3 2パス限定投機システムのハードウェア設計 : マルチスレッド制御機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-1 2パス限定投機方式における動的最適化適用可能性の検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-4 バイナリレベル変数解析に基づいた自動並列化システムの実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-1 グラフ理論に基づくスレッド分割おけるループ性能向上法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2M-7 広域情報によるTurn-Modelの高性能化(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
- 超並列計算機RWC-1のPE間スキューレス光並列接続
- 2Q-6 バーチャルリモートPCの開発
- 2Q-5 バーチャルリモートPCのアーキテクチャ
- 完全非閉塞セルフルーティング網のための空間分割型光スイッチ
- システムLSIのコアとしての光インターコネクション(OIP)(2)
- B-10-134 システムLSIのコアとしての光インターコネクションIP (OIP)
- B-10-132 光インタコネクション搭載並列計算機システム向け光スイッチシステム(RHiNET-2/SW)
- B-10-157 並列分散計算機システム向け大容量光インタコネクション
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機の相互結合網
- 超並列計算機 RWC-1 における光実装技術(光インタコネクション)
- 2パス限定投機方式における最適投機対象パスの動的変更手法の検討(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- チェックポインティングとコード差分実行による時短シミュレーション法の提案
- 流量制限による相互結合網の実効性能改善の検討
- 流量制限による相互結合網の実効性能改善の検討
- 超並列計算機RWC-1における記憶構成
- 超並列計算機RWC-1における入出力機構