オンチップマルチプロセッシングに関する初期的検討
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、10年後のVLSI実装技術を仮定し、予想されるVLSIアーキテクチャとその問題点について、特にCPUへのデータ供給能力の観点から予備的な検討を行なう。そのさい、詳細な要素技術の検討ではなく、チップ全体の設計バランスを考察することを目標とする。最初に、既存のプロセッサチップであるHARP-1Eおよびこれを用いたMCMの実装例をあげ、これをもとにチップアーキテクチャの第零次近似的な将来像を示し、考えられる問題を定性的に述べる。次に、2種類のVLSIアーキテクチャの性能を、パラメタを設定して定式化し、簡単な評価を行なう。さらに、チップ内アーキテクチャおよびチップ間データ転送技術について展望する。
- 一般社団法人情報処理学会の論文
- 1997-02-03
著者
関連論文
- 超並列計算機RWC-1における光インターコネクション
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- 超並列相互結合網におけるバッファ制御方式の改良
- オンチップマルチプロセッシングに関する初期的検討
- 2000-HPC-82-19 コンパイラによるロード・ストア負荷の軽減
- 実行サイクル数予測に基づく大域的命令スケジューリングの実装と評価
- 2D-3 予測実行サイクル数に基づいた大域的命令スケジューリング
- Committed-Choice型言語Flengにおける配列処理の最適化
- 4N-3 並列論理型言語Flengにおけるプリミティブなオーバーヘッド解析
- Cコンパイラにおけるループ最適化の検討
- 高速通信機構を用いたソフトウェアDSMのパフォーマンス解析
- HPC向けプロセッサのメモリ・アーキテクチャの基本構成
- オンチップメモリを用いたHPCプロセッサの検討
- オンチップメモリを用いたHPCプロセッサの検討
- オンチップメモリを用いたHPCプロセッサの検討