2パス限定投機方式におけるループ展開の効果(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
スポンサーリンク
概要
- 論文の詳細を見る
我々はプログラムのループをイテレーション単位で並列化し,ループ中の実行経路(パス)の実行割合の高い上位2本のパスを対象に投機的マルチスレッド実行する2パス限定投機システムPALS(PAth Limited Speculation)を開発している.本稿では,PALSにおけるスレッド制御のオーバーヘッドによる性能低下の問題を改善する手段としてループ展開に着目し,最適なループ展開数を算出する方法を検討する.また,その効果について評価を行う.本算出方法では理想条件下における高い性能向上が可能なループ展開数の範囲で投機実行サイクル数を見積り,その中で最小となる場合のループ展開数を選択する.シミュレーションによる性能評価の結果,最大1.75倍の速度向上を達成することを確認した.
- 一般社団法人電子情報通信学会の論文
- 2012-07-26
著者
-
大川 猛
(独)産業技術総合研究所情報技術研究部門
-
馬場 敬信
宇都宮大学大学院工学研究科
-
馬場 敬信
宇都宮大学
-
横田 隆史
宇都宮大学
-
大津 金光
宇都宮大学
-
大川 猛
National Institute For Advanced Industrial Science And Technology (aist):information Technology Rese
-
Ohkawa Takeshi
Department Of Electronic Engineering Tohoku University
-
横田 隆史
三菱電機株中央研究所システム基礎研究部
-
十鳥 弘泰
宇都宮大学大学院工学研究科情報システム科学専攻
-
大川 猛
National Institute For Advanced Industrial Science And Technology (aist) Information Technology Rese
-
大川 猛
(株)トプスシステムズ
-
十鳥 弘泰
宇都宮大学大学院工学研究科システム創成工学専攻
-
大川 猛
宇都宮大学大学院工学研究科
-
横田 隆史
新情報処理開発機構超並列三菱研究室
-
十鳥 弘泰
宇都宮大学大学院工学研究科
-
本間 勇貴
宇都宮大学大学院工学研究科
-
大川 猛
宇都宮大学
-
馬場 敬信
宇都宮大学オプティクス教育研究センター
関連論文
- 3K-7 バイナリレベル変数解析に基づいた自動並列化システムの開発(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-6 パスベーススレッド分割手法に基づいた自動並列化システムの実装(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-4 グラフ理論に基づくスレッド分割手法におけるループ展開の適用検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-3 ループ並列化における命令移動によるデータ依存同期待ち削減法の検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-2 拡張容易なCMPシミュレータの電力評価環境構築(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 5K-6 2パス限定投機システムの提案 : スレッドコード生成処理系(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 4N-4 Cell Broadband EngineにおけるSPEC CFP2000の並列化(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- オブジェクト要求ブローカのハードウェア化によりオブジェクトレベル通信を加速する「ORBエンジン」の提案(オペレーティング・システム/コンパイラ)
- 5K-5 2パス限定投機システムの提案 : メモリアクセス機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 2K-5 PISA based VLIW Processorへの割込み/例外制御機能の実装(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- 4-105 コーチング手法を利用して共創型技術者の育成を目指す(口頭発表論文,オーガナイズドセッション「コミュニケーションスキル教育」-I)
- 6ZD-5 次世代マルチコアプロセッサ開発のためのPS3クラスタシステムの構築(ネットワークと専用アーキテクチャ,学生セッション,アーキテクチャ)
- 広域情報を用いた迂回ルーティング手法の検討(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 大域的な情報を用いる相互結合網方式Cross-Line(相互結合網)
- 動的な情報を用いたルーティングアルゴリズムCross-Lineの検討(ネットワークとプロセッサ)
- YAWARA : 自己最適化計算機システム・プロジェクト
- Pipelined multithreading with clustered communication on commodity multi-core processors (コンピュータシステム)
- プログラム実行パスに基づいた投機スレッド分割
- 5K-4 2パス限定投機システムの提案 : マルチスレッド制御機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 5K-3 2パス限定投機システムの提案 : スレッド実行機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 5K-1 動的最適化のためのハードウェアホットパス検出機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 4K-3 ホットループパス検出機構おける動的最適化に向けたパラメータの検討(HPCと高速化,学生セッション,アーキテクチャ)
- 2K-8 CMPにおけるキャッシュメモリ階層構成の違いによる電力性能評価(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- 2K-6 PISA based VLIW Processor向けクロス環境の構築(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- A Quantitative Evaluation Methodology of Interconnection Networks
- プログラムループの実行頻度分布に関する一考察(研究速報)
- セルオートマトンによる大規模相互結合網シミュレーションの試み(通信システム, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
- ループパスに基づいたプログラムの挙動解析(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 3N-2 Pthreadを用いたMRI画像再構成アプリケーションの高速化(ハイパフォーマンスコンピューティング,学生セッション,アーキテクチャ)
- 商用マルチコアプロセッサ向けクラスタ化パイプラインマルチスレッド実行
- ループ構造を考慮したパスベーススレッド分割手法の検討(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 極薄ゲート酸化膜の有機物汚染が与える影響
- 相互結合網のスケール効果に関する初期評価(ARC-6:通信およびコンテスト報告,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 6N-5 パスに含まれる命令数を考慮したハードウェアホットループパス検出機構(数値計算とコンパイラ技術,学生セッション,アーキテクチャ)
- 4N-5 ループに限定したハードウェアホットパス検出機構(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-3 グラフ理論に基づくスレッド分割手法の適用検討(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-2 ループ分割により関数境界を越えたパスベーススレッド分割手法の検討(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-1 ループ細分を適用したパスベーススレッド分割手法の初期評価(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 2N-2 広域情報を用いたルーティングアルゴリズムの汎用シミュレータへの実装(相互結合網,学生セッション,アーキテクチャ)
- 2N-1 実通信パターンを用いた相互結合網の過渡応答の評価(相互結合網,学生セッション,アーキテクチャ)
- 1A-2 A Compiler Framework for Feedback-Directed Parallelizing Programs on CMP
- 1A-1 動的バイナリ変換処理のためのユーザーレベルホットスポット検出システム(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- プログラムの実行挙動と分岐予測性能を表現するエントロピーの提案(プロセッサアーキテクチャ)
- エントロピーによるメモリアクセス特性の表現とキャッシュ性能(ARC-2 : キャッシュメモリ,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 複雑なループの制御に対応したバイナリコード自動並列化処理の実装(プログラム解析)
- ループに限定したハードウェアホットパス検出機構(プログラム解析)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- 省エネ組込みヘテロジニアス・マルチチップ積層COOL Systemの開発
- 相互結合網の転送パターンと定常・非定常性能について
- オブジェクト要求ブローカのハードウェア化によりオブジェクトレベル通信を加速する「ORBエンジン」の提案(オペレーティング・システム/コンパイラ)
- エントロピー・スロットリング : 相互結合網のパケット移動度に着目した輻輳制御手法(ネットワーク)
- セルオートマトンによる相互結合網の間欠的な輻輳の解析(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- セルオートマトンによる相互結合網の輻輳の解析(システム性能評価)
- 2パス限定投機方式の提案(プロセッサアーキテクチャ)
- チップマルチVLIWのための拡張性を重視したシミュレーション環境(自律・並列分散システムにおける動的最適化, 自律協調システム及び一般)
- 分岐予測器における予測性能とエントロピー(一般セッションF Funny Architecture II)
- 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 5M-5 2パス限定投機システムPALSの評価環境 : システムシミュレータ(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-5 パスベーススレッド分割手法に基づく自動並列化処理の実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-2 2パス限定投機システムのハードウェア設計 : メモリアクセス機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-7 H.264デコーダにおける2パス限定投機方式の適用検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- バイナリレベル変数解析に基づいた自動並列化処理の初期評価(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- PELOC : 動的再構成FPGA用自動配置配線ツール : フレキシブルプロセッサへの応用(設計手法とシステムソフトウェア)
- 1N-2 パスベーススレッド分割による並列実行性能の評価(システム評価,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 5M-6 2パス限定投機システムPALSの評価環境 : 言語処理系(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-3 2パス限定投機システムのハードウェア設計 : マルチスレッド制御機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-1 2パス限定投機方式における動的最適化適用可能性の検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-4 バイナリレベル変数解析に基づいた自動並列化システムの実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-1 グラフ理論に基づくスレッド分割おけるループ性能向上法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2M-7 広域情報によるTurn-Modelの高性能化(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
- 準広域情報を用いるルーティングアルゴリズムの改善検討
- フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 有機物汚染がシリコン素子に与える影響
- ヘテロジニアス・マルチコア/マルチチップによる低消費電力画像処理のための機能分散処理ソフトウェア
- ヘテロジニアス・マルチコア/マルチチップによる低消費電力画像処理のための機能分散処理ソフトウェア
- The Effect of Organic Contaminations Molecular Weights in the Cleanroom Air on MOS Devices Degradation - a Controlled laminar Air Flow Experiment
- The Effect of Organic Compounds Contamination on the Electrical Characteristics of Ultra-Thin Gate Oxide Films
- FPGAを用いたAndroid OS性能評価システムの開発(ネットワークソフトウエア(ソフトウエアアーキテクチャ,ミドルウエア),NWアプリケーション,SOA/SDP,NGN/IMS/API,分散制御・ダイナミックルーチング,グリッド,NW及びシステム信頼性,NW及びシステム評価,一般)
- 3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
- 2パス限定投機方式における最適投機対象パスの動的変更手法の検討(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- チェックポインティングとコード差分実行による時短シミュレーション法の提案
- 流量制限による相互結合網の実効性能改善の検討
- 流量制限による相互結合網の実効性能改善の検討
- 長時間シミュレーションにおける効率的デバッグ手法の提案
- Valgrindを用いたパスプロファイリングツールの開発
- 分散オブジェクトORBエンジンの導入によるFPGA搭載システム連携の短期間開発事例(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)
- 2パス限定投機方式におけるループ展開の効果(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- スヌープキャッシュをベースにした投機的メモリアクセス機構の提案(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- 分岐予測を応用したループ内パス予測方式の検討(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 履歴情報詳細化によるパス予測の高精度化の検討(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- ループにおけるパス予測と分岐予測の関連性についての考察 (コンピュータシステム)
- Valgrindを利用した自動並列処理システムにおける実行時オーバヘッドの削減 (コンピュータシステム)
- 圧縮方式の動的切り替えによる通信帯域の有効活用の検討 (コンピュータシステム)
- 高位合成ツールJavaRockによる倒立振子制御処理の高速化 (リコンフィギャラブルシステム)
- MIPS命令パイプラインベースの簡易VLIWプロセッサ
- コード差分シミュレーション法におけるチェックポイント削減の検討 (コンピュータシステム)