Koyanagi Mitsumasa | Cir Tohoku University

スポンサーリンク

概要

関連著者

もっと見る

著作論文

金属ナノドットを有する不揮発性メモリの基本特性(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
三次元積層型集積回路のための自己組織化チップ位置合せ技術(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
4.極限集積化を目指すスーパチップ(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
Verification of Stable Circuit Operation of 180nm Current Controlled MOS Current Mode Logic under Threshold Voltage Fluctuation(Session 7B : Si IC and Circuit Technology)
The Impact of Current Controlled-MOS Current Mode Logic/Magnetic Tunnel Junction Hybrid Circuit for Stable and High-speed Operation(Session 7B : Si IC and Circuit Technology)
三次元積層型チップのためのSi貫通ビア(TSV)形成技術(三次元実装材料)
自己組織化ウェーハ張り合わせによる三次元集積化技術(配線・実装技術と関連材料技術)
受光素子と刺激電流生成回路を有する完全埋込型人工網膜チップ (情報センシングコンシューマエレクトロニクス)
3次元実装技術とスーパーチップインテグレーション(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
3次元実装技術とスーパーチップインテグレーション(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
3次元実装技術とスーパーチップインテグレーション
VCSELのインターコネクションへの応用 (特集 VCSELの最先端技術と応用,そして将来展望)
三次元集積回路を用いた並列画像処理システムのためのばらつき補正回路を有する並列AD変換器の設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
三次元集積回路技術を用いた並列画像処理のための再構成可能な積層型メモリシステムの設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
三次元集積回路を用いた並列画像処理システムのためのばらつき補正回路を有する並列AD変換器の設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
New Magnetic Nano-Dot Memory with FePt Nano-Dots
Fabrication and Evaluation of Magnetic Tunnel Junction with MgO Tunneling Barrier
三次元光・電子融合集積化技術(IEDM特集(先端CMOSデバイス・プロセス技術))
三次元集積化技術の課題と展望(配線・実装技術と関連材料技術)
セルフアセンブリを基盤としたウェーハレベル三次元集積化技術(IEDM特集(先端CMOSデバイス・プロセス技術))
New Magnetic Flash Memory with FePt Magnetic Floating Gate
Characteristics of Metal Gate GOI-MOSFET with High-k Gate Dielectric Fabricated by Ge Condensation Method
Study of the DC Performance of Fabricated Magnetic Tunnel Junction Integrated on Back-End Metal Line of CMOS Circuits
Transient Characteristic of Fabricated Magnetic Tunnel Junction (MTJ) Programmed with CMOS Circuit
New Reconfigurable Memory Architecture for Parallel Image Processing LSI with Three-Dimensional Structure
Development of Power Supply System for Three-Dimensionally Staked Retinal Prosthesis Chip
Tungsten Through-Si Via (TSV) Technology for Three-Dimensional LSIs
Memory Window Enhancement of MOS Memory Devices with High Density Self-Assembled Tungsten Nano-dot
Development of Si Long Microprobe (SiLM) for Platform of Intelligent Neural Implant Microsystem
Evaluation of Electrical Stimulus Current to Retina Cells for Retinal Prosthesis by Using Platinum-Black (Pt-b) Stimulus Electrode Array
Low Power Spin-Transfer MRAM Writing Scheme with Selective Word Line Bootstrap
Sub-Atmospheric Chemical Vapor Deposition Process for Chip-to-Wafer 3-Dimensional Integration
Low Power and High Sensitivity MRAM Sensing Scheme with Body Biased Preamplifier
Estimation of Wire Length Distribution for Evaluating Performance Improvement of Three-Dimensional LSI
Evaluation of Electrical Stimulus Current to Retina Cells for Retinal Prosthesis
Intelligent Neural Implant Microsystem Fabricated Using Multi-Chip Bonding Technique
Deep Trench Etching for Chip-to-Chip Three-Dimensional Integration
New Three-Dimensional Integration Technology Using Chip-to-Wafer Bonding to Achieve Ultimate Super Chip Integration
Nickel Germanide Formation on Condensed Ge Layer for Ge-on-Insulator Device Application
The Impact of Current Controlled-MOS Current Mode Logic/Magnetic Tunnel Junction Hybrid Circuit for Stable and High-Speed Operation
Verification of Stable Circuit Operation of 180nm Current Controlled MOS Current Mode Logic under Threshold Voltage Fluctuation

もっと見る

スポンサーリンク