動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 (ディペンダブルコンピューティング)

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-11-29

著者

• 武田 清大

  芝浦工業大学

• 中村 宏

  東京大学

関連論文

• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
• 3.Power Wall問題へのブレークスルーを目指して : リーク電力削減への試み(未来を切り拓く最先端VLSIテクノロジー)
• 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
• ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
• 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• A Scheduling Method for Asynchronous VLSI System Design
• 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
• リーク電力削減のためのコンパイラによるスリープ制御の初期検討(コンパイラ技術およびメニーコアアーキテクチャ)
• Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
• ヘテロ構成を考慮したWebサーバ用クラスタシステムの性能と電力のモデリング(ARC-10:クラスタ技術,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• CMPの統計的モデリングによる実行時最適化手法(ARC-2:マルチコア1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
• リソース競合を考慮したチップマルチプロセッサ向けプロセススケジューリング(セッション4:マルチコア向けシステムソフトウェア)
• 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
• 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
• 多様な資源を事前予約で同時確保するためのグリッドコアロケーションシステムフレームワークGridARS(グリッド)
• 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
• プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
• スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
• MIPS R3000における細粒度動的スリープ方式の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• MIPS R3000における細粒度動的スリープ方式の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価(低消費電力回路,システムオンシリコンを支える設計技術)
• リーク電力削減のための細粒度命令スケジューリング手法の検討(省電力アーキテクチャ)
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討 (ディペンダブルコンピューティング)
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討 (VLSI設計技術)
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 (ディペンダブルコンピューティング)
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 (VLSI設計技術)
• CMP向け動的電源電圧・周波数制御手法(省電力方式)
• 統計情報に基づく省電力 Linux スケジューラ(OS-1 : 実行基盤)
• Webサーバ用計算機クラスタの性能と電力のモデリングに関する研究(ARC-9 : システム制御,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• CMPにおけるリソース競合に着目した性能の解析とモデリング(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• トラクションコントロール実行 : CMP向け実行制御方式の検討(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 革新的電源制御による超低消費電力高性能システムLSIの構想(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 革新的電源制御による超低消費電力高性能システムLSIの構想(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• AT-1-1 アーキテクチャレベルの低消費電力化技術(AT-1.低消費電力設計の最新動向,チュートリアル講演,ソサイエティ企画)
• オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• Webサーバ用計算機クラスタの電力効率最適化に関する初期検討(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• Design Method of High Performance and Low Power Functional Units Considering Delay Variations(Circuit Synthesis,VLSI Design and CAD Algorithms)
• 命令グルーピングによる効率的な命令実行方式(プロセッサアーキテクチャ)
• パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価(デバイスアーキテクチャ)
• ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
• 走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ディペンダビリティとセキュリティ : デバイス、アーキテクチャ、ソフトウェア(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• 高性能計算のための低電力・高密度クラスタMegaProto(HPCハードウェア)
• 高性能計算のための低電力・高密度クラスタMegaProto(クラスタと通信, 分散処理, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
• コア温度情報を用いたOSによる細粒度パワーゲーティング制御方式の設計
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• マルチコアCPUの電力消費特性を考慮した仮想CPUスケジューラ
• CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
• 省電力MIPSプロセッサを実現するFPGAにおけるOSの開発と評価
• NoCのための多電源可変パイプラインルータ
• ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
• ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
• ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
• MTCMOS回路を利用したオンチップ・リークモニタの設計と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• MTCMOS回路を利用したオンチップ・リークモニタの設計と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
• ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
• ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
• ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
• 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• モデリングに基づくWebサーバ用計算機クラスタの低消費電力化
• 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価
• マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
• 動的リコンフィギャラブルプロセッサMuCCRAの低消費電力化(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
• ランタイムパワーゲーティングを適用した乗算器を用いた消費電力に影響する要因の解析(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• ランタイムパワーゲーテリングを適用した乗算器を用いた消費電力に影響する要因の解析(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• A-3-8 動的スリープ制御方式の実装と解析(A-3.VLSI設計技術,一般講演)
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサ Geyser-1
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案(論理設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案(論理設計2,デザインガイア2010-VLSI設計の新しい大地-)
• スリープ深度制御による動作時リーク電力削減(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
• データ保持性を利用したキャッシュのパワーゲーティング手法(低消費電力技術,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)

もっと見る 閉じる

スポンサーリンク