ランタイムパワーゲーテリングを適用した乗算器を用いた消費電力に影響する要因の解析(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、走行時パワーゲーテリング方式を32bit乗算器に適用した回路を用いた解析によって、動的にスリープ制御を行った場合に消費電力へ影響する要因について示す。用いた回路は被演算数の大きさに着目し、片方、もしくは両方の被演算数が16bit以下の大きさであれば、動的にスリープ制御を行い、演算に使用しない回路部分でのリーク電力を低減する。ASPLA90nmプロセスにて設計したレイアウトから抽出したデータをもとにシミュレーション評価した結果85℃の高温状態での乗算アレイでの平均リーク電流は動作中に回路の一部(全体の約51%のセル数)をスリープさせた場合で最大約46%低減可能であるが、スリープ状態が開始されてから乗算アレイのリーク電流が低減され始めるまでに約20ns程度、最大低減可能になるまで約1200ns必要であることが分かった。
- 社団法人電子情報通信学会の論文
- 2007-03-02
著者
-
大久保 直昭
芝浦工業大学
-
香嶋 俊裕
芝浦工業大学
-
白井 利明
芝浦工業大学
-
宇佐美 公良
芝浦工業大学
-
武田 清大
芝浦工業大学
-
宇佐美 公良
芝浦工業大学工学部
-
武田 清大
東京大学大学院
-
武田 清大
東京大学工学系研究科先端学際工学専攻
関連論文
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
- 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- 多様な資源を事前予約で同時確保するためのグリッドコアロケーションシステムフレームワークGridARS(グリッド)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)