パワーゲーティングの実装方式がエネノレギー削減効果に与える影響の解析(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)

概要

論文の詳細を見る
パワーゲーティングの実装方式として、セルロウの両端にパワースイッチセルを配置する粗粒度実装手法(Coarse-Grain Row Based型実装方式,CGRB 型実装方式)とセルロウ内へ分散させてパワースイッチセルを配置する細粒度実装手法(Fine-Grain Row Based 型実装方式,FGRB 型実装方式)がある。このCGRB型実装方式とFGRB型実装方式で乗算器回路の実装設計を富士通 65nmプロセスのセルライブラリを用いて行った。また回路シミュレータを用いて、パワーゲーティングによるエネルギー低減効果が表れるスリープサイクル数(Break Even Cycles, BEC)を検出することで、各種実装方式がリーク電力削減効果に与える影響を解析し、評価した。その結果、25℃で解析した場合、BECがCGRB型実装方式で78サイクル目、FGRB型実装方式で74サイクル目に迎えていることが分かった。また同じ温度でJPEG encodingを処理した場合、消費されるスリープ時の消費エネルギーが、CGRB型実装方式で約21%、FGRB型実装方式で約15%減少した。
2010-03-03