Deskewを考慮したクロック分配最適化手法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,製造後クロック調整を考慮したフリップフロップのクラスタリング手法を提案する.近年,LSIの製造技術の微細化に伴ない,チップの性能は目覚しい向上を遂げている.その一方,設計時に想定していた様々な性能値から,製造後にずれが生じる製造ばらつきが深刻な問題となっている.これにより,チップの歩留まりが低下し,その結果,製造コスト増大の原因となっている.この対策として,設計時に遅延値調整ができる素子をクロック分配木に挿入しておき,製造後にクロック到着時刻を調整するデスキュー手法が提案されている.本稿では,歩留まり向上を目指した製造後クロック調整を考慮したクラスタリングを整数線形計画法で定式化する.そして,計算機実験により,提案手法の有効性を確認した.
- 2010-03-03
著者
-
高島 康裕
北九州市立大学国際環境工学部情報メディア工学科
-
高島 康裕
北九州市立大学 国際環境工学部
-
高島 康裕
北陸先端科学技術大学院大学
-
山口 光博
北九州市立大学国際環境工学研究科情報工学専攻
-
高島 康裕
北九州市立大学国際環境工学研究科
-
高島 康裕
北九州市立大学国際環境工学研究科情報工学専攻
関連論文
- Stable-LSEに基づいた高速概略フロアプラン手法(物理設計技術,物理設計及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- 重なりを考慮したStable-LSE法に基づく解析的配置手法(配置配線,物理設計及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
- 障害物を考慮した高速配線長推定手法(見積もり技術,システム設計及び一般)
- 障害物を考慮した高速配線長推定手法(システム設計及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般配置配線)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般配置配線)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法
- Flipにより自己変換するスタイナ木とそのVLSI最適配線への応用(電子システムの設計技術と設計自動化)
- 複数ネットの非交差配線における探索的最適化手法の提案
- 最適配線レイアウトの為のスタイナー木生成手法Elip
- 最適配線レイアウトの為のスタイナー木生成手法Flip
- BSG構造に基づく配置・概略配線同時最適化手法の提案
- CST2000-1 自動搬送車の動作計画問題のグラフ理論的解法について
- パスディレイテストを用いた部分パス遅延値推定手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- Simulated Quenching法に基づく2次元配置最適化手法
- Simulated Quenching法に基づく2次元配置最適化手法
- Deskewを考慮したクロック分配最適化手法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 複数ネットの非交差配線における探索的最適化手法の提案
- 複数ネットの非交差配線における探索的最適化手法の提案
- 最適配線レイアウトの為のスタイナー木生成手法Flip
- BSG構造に基づく配置・概略配線同時最適化手法の提案
- BSG構造に基づく配置・概略配線同時最適化手法の提案
- 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 繰り返し分割再配置による2次元配置最適化手法
- 繰り返し分割再配置による2次元配置最適化手法
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- フロアプランにおける部屋数最小化問題
- フロアプランにおける部屋数最小化問題
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- クロック信号におけるばらつきが測定不要なデスキュー手法
- 離散遅延値を持つPDEを用いたクロックデスキュー手法(システム設計及び一般)
- 離散遅延値を持つPDEを用いたクロックデスキュー手法(検証/最適化,システム設計及び一般)
- 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- AS-1-6 製造ばらつきに対応したクロックデスキュー手法とその良品化率に関する考察(AS-1.組合せアルゴリズム,シンポジウム)
- Deskew を考慮したクロック分配最適化手法
- 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
- CUDAを利用した有向非循環グラフにおける全点間最短経路探索高速化手法(物理設計,システムオンシリコンを支える設計技術)
- パスディレイテストを用いた部分パス遅延値推定手法(DFM,システムオンシリコンを支える設計技術)
- A-3-18 再収斂パスを考慮した遅延値推定手法(A-3.VLSI設計技術,一般セッション)
- A-3-7 解析的高位合成(A-3.VLSI設計技術,一般セッション)
- 解析的配置のための効果的な重なり除去手法(物理設計,システム設計及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)
- 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- 凸型ブロックに対する解析的配置手法
- 凸型ブロックに対する解析的配置手法
- 再収斂パスにおける部分パス遅延量推定手法(物理設計,システム設計及び一般)
- GPGPUによる準ニュートン法を用いた解析的配置の高速化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)
- GPGPUによる準ニュートン法を用いた解析的配置の高速化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)
- TSVの挿入を制御する解析的配置手法(配置最適化,システムオンシリコンを支える設計技術)
- 相関が存在する再収斂パスの遅延解析(タイミング設計,システムオンシリコンを支える設計技術)
- A-3-1 GPGPUによる準ニュートン法を用いた解析的配置の高速化手法の改良(A-3.VLSI設計技術,一般セッション)
- 凸多角形素子に対する最小総変位配置実現手法(配置最適化,システムオンシリコンを支える設計技術)