回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
スポンサーリンク
概要
- 論文の詳細を見る
近年の1VLSIテップ上に実装される回路規模の増大に伴い,セル位置の一括決定は困難となっている.その対処法として,1)セル集合をブロックと呼ばれる部分集合に分割し,2)ブロック配置及びブロック間配線の実現と,3)ブロック内でのセル配置と配線の実現,からなる階層設計が用いられる.本稿では,レイアウトに適した階層構造とその分割に対応したフロアプランを得ることを目的に,力学的モデルに基づくブロック配置と階層構造の逐次修正を組み合わせたフロアプラン合成手法を提案する.実験の結果,グラフ分割に基づいて構成された階層構造を固定したフロアプランに対して,ブロック間自乗配線長を,9.9-21.0%改善することができた.
- 社団法人電子情報通信学会の論文
- 2003-02-27
著者
関連論文
- Clocking pattern minimization for adjustable safe clocking-based register assignment (コンカレント工学)
- Clocking pattern minimization for adjustable safe clocking-based register assignment (信号処理)
- レジスタクラスタリングによる耐遅延変動データパス合成(高位合成及び演算器設計,物理設計及び一般)
- Stable-LSEに基づいた高速概略フロアプラン手法(物理設計技術,物理設計及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
- 重なりを考慮したStable-LSE法に基づく解析的配置手法(配置配線,物理設計及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
- パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
- スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
- 冗長化アルゴリズムからの耐故障データパス自動合成(高位・論理合成,システムオンシリコンを支える設計技術)
- 障害物を考慮した高速配線長推定手法(見積もり技術,システム設計及び一般)
- 障害物を考慮した高速配線長推定手法(システム設計及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般配置配線)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般配置配線)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法
- 周期的繰り返し配置を表現するSequence Tripleの統計的性質に関する考察(グラフ, ペトリ, ニューラルネット及び一般)
- 整数計画法によるグラフ埋め込みの定式化とLSI配線への応用
- 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術)
- 高位合成の完全ILP記述に基づくマルチプレクサの最小化(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- データパス合成における最小遅延補正演算器数の最小化手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパスにおける遅延変動耐性に関する基礎的検討 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
- A-3-9 温度並列SAのシーケンスペアによるパッキング問題への適用(A-3.VLSI設計技術,一般講演)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- CAS2010-1 可変順序付レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- CST2000-1 自動搬送車の動作計画問題のグラフ理論的解法について
- パスディレイテストを用いた部分パス遅延値推定手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- Simulated Quenching法に基づく2次元配置最適化手法
- Simulated Quenching法に基づく2次元配置最適化手法
- Deskewを考慮したクロック分配最適化手法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 繰り返し分割再配置による2次元配置最適化手法
- 繰り返し分割再配置による2次元配置最適化手法
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
- 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- Sequence-Pairに基づく構成的ブロック配置手法の改善
- フロアプランにおける部屋数最小化問題
- フロアプランにおける部屋数最小化問題
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- Deskew を考慮したクロック分配最適化手法
- 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
- CUDAを利用した有向非循環グラフにおける全点間最短経路探索高速化手法(物理設計,システムオンシリコンを支える設計技術)
- パスディレイテストを用いた部分パス遅延値推定手法(DFM,システムオンシリコンを支える設計技術)
- A-3-18 再収斂パスを考慮した遅延値推定手法(A-3.VLSI設計技術,一般セッション)
- A-3-7 解析的高位合成(A-3.VLSI設計技術,一般セッション)
- 解析的配置のための効果的な重なり除去手法(物理設計,システム設計及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
- 最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)
- 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- GPGPUによる準ニュートン法を用いた解析的配置の高速化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)