金子 峰雄 | 北陸先端科学技術大学院大学情報科学研究科
スポンサーリンク
概要
関連著者
-
金子 峰雄
北陸先端科学技術大学院大学情報科学研究科
-
井上 恵介
北陸先端科学技術大学院大学情報科学研究科
-
井上 恵介
北陸先端科学技術大学院大学 情報科学研究科
-
金子 峰雄
北陸先端科学技術大学院大学
-
小畑 貴之
北陸先端科学技術大学院大学 情報科学研究科
-
小畑 貴之
北陸先端科学技術大学院大学情報科学研究科
-
岩垣 剛
北陸先端科学技術大学院大学情報科学研究科
-
井上 恵介
北陸先端科学技術大学院大学情報科学研究科:日本学術振興会
-
田湯 智
北陸先端科学技術大学院大学情報科学研究科
-
田湯 智
北陸先端科学技術大学院大学情報科学科
-
大橋 功治
北陸先端科学技術大学院大学 情報科学研究科
-
高島 康裕
北九州市立大学国際環境工学部情報メディア工学科
-
高島 康裕
北陸先端科学技術大学院大学
-
矢野 勇生
北陸先端科学技術大学院大学情報科学研究科
-
上原 八弓
北陸先端科学技術大学院大学情報科学研究科
-
横山 順一
北陸先端科学技術大学院大学情報科学研究科
-
佐藤 円
金沢学院大学文学部
-
佐藤 円
北陸先端科学技術大学院大学情報科学研究科
-
朴 春植
北陸先端科学技術大学院大学情報科学研究科
-
上杉 伸
北陸先端科学技術大学院大学情報科学研究科
-
佐藤 円
北陸先端科学技術大学院大学 情報科学研究科
-
藤吉 邦洋
東京農工大学大学院 工学府 電気電子工学専攻
-
金子 哲
北陸先端科学技術大学院大学情報科学科
-
藤吉 邦洋
東京農工大学工学部電気電子工学科
-
佐藤 真司
マイクロアーク
-
平間 孝廉
北陸先端科学技術大学院大学情報科学研究科
-
村田 洋
北陸先端科学技術大学院大学情報科学研究科
-
三輪 剛史
北陸先端科学技術大学院大学情報科学研究科
-
佐藤 眞司
マイクロアーク株式会社
-
小原 正寛
北陸先端科学技術大学院大学
-
厚見 吉彦
北陸先端科学技術大学院大学情報科学研究科
-
萬屋 俊之
北陸先端科学技術大学院大学情報科学研究科
-
柴田 貴之
北陸先端科学技術大学院大学情報科学研究科
-
西尾 喜孝
北陸先端科学技術大学院大学 情報科学研究科
-
村田 洋
北陸先端科学技術大学院大
-
金 泓徳
北陸先端科学技術大学院大学情報科学研究科
-
志水 雄一郎
北陸先端科学技術大学院大学 情報科学研究科
-
上杉 伸
北陸先端科学技術大学院大学 情報科学研究科
-
尾塩 和亮
北陸先端科学技術大学院大学情報科学研究科
-
津曲 康史
東京工業大学理工学研究科
-
桂 元保
北陸先端科学技術大学院大学 情報科学研究科
-
平石 邦彦
北陸先端科学技術大学院大学 情報科学研究科
-
小川 智之
北陸先端科学技術大学院大学情報科学研究科
-
平石 邦彦
北陸先端科学技術大学院大学情報科学研究科
-
金子 峰雄
日本学術振興会
-
井上 恵介
Japan Advanced Institute of Science and Technology (JAIST)
-
金子 峰雄
Japan Advanced Institute of Science and Technology (JAIST)
-
李 健
北陸先端科学技術大学院大学知識科学研究科
-
手原 亮
北陸先端科学技術大学院大学情報科学研究科
-
坪石 優
北陸先端科学技術大学院大学
-
門地 忠夫
北陸先端科学技術大学院大学 情報科学研究科
-
党 羽
北陸先端科学技術大学院大学情報科学研究科
-
曽和 修一
北陸先端科学技術大学院大学情報科学研究科
-
李 健
北陸先端科学技術大学院大学情報科学研究科
-
平石 邦彦
北陸先端科学技術大学院大学
-
春田 洋佑
北陸先端科学技術大学院大学情報科学研究科
-
立岡 真人
北陸先端科学技術大学院大学
著作論文
- Clocking pattern minimization for adjustable safe clocking-based register assignment (コンカレント工学)
- Clocking pattern minimization for adjustable safe clocking-based register assignment (信号処理)
- レジスタクラスタリングによる耐遅延変動データパス合成(高位合成及び演算器設計,物理設計及び一般)
- スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
- 冗長化アルゴリズムからの耐故障データパス自動合成(高位・論理合成,システムオンシリコンを支える設計技術)
- 周期的繰り返し配置を表現するSequence Tripleの統計的性質に関する考察(グラフ, ペトリ, ニューラルネット及び一般)
- 整数計画法によるグラフ埋め込みの定式化とLSI配線への応用
- 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術)
- 高位合成の完全ILP記述に基づくマルチプレクサの最小化(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- データパス合成における最小遅延補正演算器数の最小化手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパスにおける遅延変動耐性に関する基礎的検討 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
- A-3-9 温度並列SAのシーケンスペアによるパッキング問題への適用(A-3.VLSI設計技術,一般講演)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- CAS2010-1 可変順序付レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- 可変順序レジスタ割り当てにおけるクロッキングパターン最小化(システムと信号処理及び一般)
- Simulated Quenching法に基づく2次元配置最適化手法
- Simulated Quenching法に基づく2次元配置最適化手法
- 繰り返し分割再配置による2次元配置最適化手法
- 繰り返し分割再配置による2次元配置最適化手法
- 2線2相方式非同期式データパス合成における資源共有モデルの検討
- 非同期式データパス合成における統計的スケジュール長の解析手法
- 計算アルゴリズムの局所的類似性とそのデータパス合成への応用(システム設計及び一般)
- 計算アルゴリズムの局所的類似性とそのデータパス合成への応用(システム設計及び一般)
- 繰り返し周期に対する感度に基づく発見的資源割り当て駆動スケジューリング
- 繰り返し周期に対する感度に基づく発見的資源割り当て駆動スケジューリング
- 繰り返し周期に対する感度に基づく発見的資源割り当て駆動スケジューリング
- 資源割り当て駆動パイプラインスケジューリングとその高位合成への応用
- 資源割り当て駆動パイプラインスケジューリングとその高位合成への応用
- 逐次的モジュール配置改善を伴うデータパス合成
- 逐次的モジュール配置改善を伴うデータパス合成
- 二次元トーラス空間内の矩形配置に対するコード表現手法(グラフ,ペトリネット,ニューラルネット及び一般)
- 二次元トーラス空間内の矩形配置に対するコード表現手法(グラフ,ペトリネット,ニューラルネット及び一般)
- 先行制約付きタスクの通信遅延を考慮した効率的スケジューリング
- コードベース三次元直方体配置における隣接挿入操作とその効果(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- コードベース三次元直方体配置における隣接挿入操作とその効果(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- スキュー調整性のための順序彩色資源割り当てのILP解法(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
- スキュー調整性のための順序彩色資源割り当てのILP解法(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 部品配置問題への一アプローチ : Sequence Pairとその展開(招待講演,グラフ,ペトリネット,ニューラルネット及び一般)
- 部品配置問題への一アプローチ:Sequence Pairとその展開(グラフ,べトリネット,ニューラルネット及び一般)
- 周期的繰り返し配置の解表現と配置最適化
- ソフトモジュールを含む配置問題の一解法
- ソフトモジュールを含む配置問題の一解法
- 周期的繰り返し配置を表現するSequence Tripleの統計的性質に関する考察(グラフ, ペトリ, ニューラルネット及び一般)
- 幅制約モジュール配置問題のSAを用いた最適化手法
- 幅制約モジュール配置問題のSAを用いた最適化手法
- 幅制約モジュール配置問題のSAを用いた最適化手法
- スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- スキュー最適化を前提とした実行可能な資源割り当て及び演算順序(高位合成及び演算器設計,物理設計及び一般)
- データパス合成におけるスキューを用いたスケジュール改善手法(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパス合成におけるスキューを用いたスケジュール改善手法(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパス合成におけるスキューを用いたスケジュール改善手法(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- RTデータパス合成におけるスキュー最適化を含むリスケジューリング手法(信号処理,LSI,及び一般)
- RTデータパス合成におけるスキュー最適化を含むリスケジューリング手法(信号処理,LSI,及び一般)
- RTデータパス合成におけるスキュー最適化を含むリスケジューリング手法(信号処理,LSI,及び一般)
- 高位合成におけるスキュー・スケジュール・クロック同時最適化問題の計算量
- データパス合成における制御信号のスケジュール及びスキューの同時最適化問題の計算複雑さについて(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- データパス合成における制御信号のスケジュール及びスキューの同時最適化問題の計算複雑さについて(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- データパス合成における制御信号のスケジュール及びスキューの同時最適化問題の計算複雑さについて(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- AS-1-2 データパス合成における制御信号のスキュー付コントロールステップ割り当て問題の計算量について(AS-1.組合せアルゴリズム,シンポジウム)
- RTレベルデータパス合成におけるスケジュールとスキュー割り当ての同時最適化
- RTレベルデータパスにおけるコントロールスキュースケジューリング(スケジューリング, 組込技術とネットワークに関するワークショップ)
- RTレベルデータパスにおけるコントロールスキュースケジューリング
- RT レベルデータパスにおけるコントロールスキュースケジューリング(スケジューリング, 組込技術とネットワークに関するワークショップ)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成(システムオンシリコン設計技術並びにこれを活用したVLSI)
- スキュー調整可能性を考慮した資源割り当てと順序彩色(システム設計と高位・論理設計,物理設計及び一般)
- 3次元パッキングに基づく動的再構成スケジューリング
- 3次元パッキングに基づく動的再構成スケジューリング
- 3次元パッキングに基づく動的再構成スケジューリング
- 高位合成の完全ILP記述に基づくマルチプレクサの最小化(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地)
- 整数計画法によるグラフ埋め込みの定式化とLSI配線への応用
- 整数計画法による高位合成の完全定式化(システム・論理設計技術,物理設計及び一般)
- A-1-9 エッジリスト付き彩色問題の計算複雑度とアルゴリズムについて(A-1. 回路とシステム,一般セッション)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- A-1-16 A Note on the NP-completeness of the Ordered Coloring on Unit Interval Graphs
- 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ビジュアルに学ぶディジタル回路設計, 築山修治,神戸尚志,福井正博(著), コロナ社, 2010-04, B5判, 定価(本体2,200円+税)
- タイミングスキュー調整可能データパスの合成条件(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- メッシュグラフ埋め込みにおける埋め込みパターンと関連操作(一般,ネットワーク,通信のための信号処理及び一般)
- メッシュグラフ埋め込みにおける埋め込みパターンと関連操作(一般,ネットワーク,通信のための信号処理及び一般)
- メッシュグラフ埋め込みにおける埋め込みパターンと関連操作(一般,ネットワーク,通信のための信号処理及び一般)
- 制御のタイミングスキューおよびストールに基づくLSIチューニング(高位合成,FPGA応用及び一般)
- 制御のタイミングスキューおよびストールに基づくLSIチューニング(高位合成,FPGA応用及び一般)
- 制御のタイミングスキューおよびストールに基づくLSIチューニング(高位合成,FPGA応用及び一般)
- 制御のタイミングスキューおよびストールに基づくLSIチューニング(高位合成,FPGA応用及び一般)
- 資源割り当て駆動スケジューリングにおけるレジスタ間転送の自動挿入(システム設計及び一般)
- 資源割り当て駆動スケジューリングにおけるレジスタ間転送の自動挿入(システム設計及び一般)
- シーケンスペアに基づく配置解空間の効率的なSA探索のための隣接解選択
- シーケンスペアに基づく配置解空間の効率的なSA探索のための隣接解選択
- 大域的配線を考慮したフロアプラン生成のためのグラフ平面化
- 大域的配線を考慮したフロアプラン生成のためのグラフ平面化
- 配線資源を考慮した高位合成
- 配線資源を考慮した高位合成
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 配線長を考慮した半順序制約付きシーケンスペアによるモジュール配置の評価と考察(通信のための信号処理,符号理論,一般)
- 配線長を考慮した半順序制約付きシーケンスペアによるモジュール配置の評価と考察(通信のための信号処理,符号理論,一般)
- 速度性能とタイミングスキュー調整特性に優れたデータパスの合成手法(高位設計,システムオンシリコンを支える設計技術)
- 準相補MOSを用いたデジタル回路の低消費電力化設計(低電力設計,システムオンシリコンを支える設計技術)
- Multi-domain clock skew scheduling-aware high-level synthesis (VLSI設計技術)
- コードベース三次元直方体配置における隣接挿入操作とその効果
- エルモア遅延モデルに基づく最大信号伝播遅延最小化スタイナー配線
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- RTレベルデータパスにおけるコントロールスキュースケジューリング
- マルチプレクサ制御のスケジュールとスキュー割り当ての同時最適化
- A-3-17 タイミングテストを利用するLSI製造後スキュー調整アルゴリズム(A-3.VLSI設計技術,一般セッション)
- Dual-rail two-phase asynchronous datapath synthesis based on aggressive register sharing model (高位設計)
- マルチドメイン・クロックスキュー最適化におけるレジスタ割り当てとドメイン割り当て(信頼性/プロセッサ/高位設計,物理設計及び一般)
- 冗長化アルゴリズムにおける資源共有を考慮した耐故障データパス合成
- 冗長化アルゴリズムにおける資源共有を考慮した耐故障データパス合成
- 計算処理オンライン誤り訂正の一最適設計
- 計算処理オンライン誤り訂正の一最適設計
- 製造後スキュー調整のためのタイミングテスト計画に関する一検討(微細化対応技術,デザインガイア2011-VLSI設計の新しい大地-)
- 製造後スキュー調整のためのタイミングテスト計画に関する一検討(微細化対応技術,デザインガイア2011-VLSI設計の新しい大地-)
- 耐故障三重化シストリックアレイにおける高信頼通信路共有
- 耐故障三重化シストリックアレイにおける高信頼通信路共有
- 耐故障三重化シストリックアレイにおける高信頼通信路共有
- 製造後スキュー調整のためのタイミングテスト計画に関する一検討
- スキャンレジスタ数の最小化を目的とするデータパス合成
- スキャンレジスタ数の最小化を目的とするデータパス合成
- 配線長を考慮した半順序制約付きシーケンスペアによるモジュール配置の評価と考察(通信のための信号処理,符号理論,一般)
- 二次配線長最小化を利用したシーケンスペアの解空間縮小(グラフ,ペトリ,ニューラルネット及び一般)
- 二次配線長最小化を利用したシーケンスペアの解空間縮小(グラフ,ペトリ,ニューラルネット及び一般)
- 製造後スキュー調整性を最大化するRTL資源割当手法(暗号と高位設計,システムオンシリコンを支える設計技術)
- シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小(信号処理,LSI,及び一般)
- シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小(信号処理,LSI,及び一般)
- シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小(信号処理,LSI,及び一般)
- 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実行可能スケジュール・資源割当のための極小生存期間重なり集合
- 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 製造後スキュー調整のためのタイミングテスト計画に関する一検討
- タイミングマージンを考慮した製造後スキュー調整のためのテスト計画(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- タイミングマージンを考慮した製造後スキュー調整のためのテスト計画(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 既存RTL資産の高位からの再合成アプローチ(上流設計,システムオンシリコンを支える設計技術)