相関が存在する再収斂パスの遅延解析(タイミング設計,システムオンシリコンを支える設計技術)

概要

論文の詳細を見る
本稿では,相関関係がある部分パスに対し,遅延値の期待値を求める手法を提案する.近年, LSIの微細化技術の進歩により,歩留まりの低下が深刻な問題になっている.歩留まり低下の主な原因として,タイミング故障がある.タイミング故障とは,設計時に想定していた様々な性能値から製造時にずれが生じるいわゆる製造ばらつきにより,各FF回路のクロック到着時刻および各FF回路間のパス遅延量がずれるため発生する故障である.歩留まりを増加させるには,チップの状態,特に伝達時間を知ることが重要である.このための方法として,パスディレイテストを利用して,部分パスの遅延値の期待値を推定する手法が提案されている.既存手法では,連結パス及び分岐パスにおいて,相関がある各部分パスの遅延量の期待値推定をしている.ここでは,相関係数により求められる重みを用いて,相関のある変量が独立な変量の線形和として表現されることを利用する.本稿では,相関が存在する部分パスから構成される再収斂パスにおいて部分パスの遅延値を推定する手法を提案する.そして,提案手法の計算結果をモンテカルロシミュレーションの結果と比較し,その正当性を示す.
2013-02-25