メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
スポンサーリンク
概要
- 論文の詳細を見る
メモリ共有プロセッサアレー(MSPA)はシストリックアレーと共有メモリ構成の両方の利点を持つ新しいプロセッサアレー構成である。この構成は必要なプロセッサ数をシストリックアレーより少なく選択できる構成法で、規則的なアルゴリズムに対して並列高速演算処理するものである。本論文では、データがシリアル入力方式のMSPA構成を特定用途向けIC(ASIC)設計する手法を提案している。設計例として行列乗算器を取り上げ、実用的な設計結果を示している。
- 社団法人電子情報通信学会の論文
- 1996-03-07
著者
-
李 冬菊
東京工業大学理工学研究科集積システム専攻
-
國枝 博昭
東京工業大学理工学研究科集積システム専攻
-
国枝 博昭
東京工大 工
-
国枝 博昭
東京工業大学 電気電子工学科
-
國枝 博昭
東京工業大学
-
伊藤 和人
埼玉大学 電気電子システム工学科
-
伊藤 和人
埼玉大学工学部電気電子システム工学科
関連論文
- マルチプロセッサシステムオンチップのためのトレース駆動型ワークロードシミュレーション手法(物理設計及び一般)
- Hierarchical Circuit Optimization for Analog LSIs using Device Model Refining
- 疑似二乗ブロックマッチングによるフラクタル画像符号化手法
- 画像符号化におけるブロック相似度計算手法
- 多巻線線路形変成器の等価回路表現とハイブリッド回路設計への応用
- 再構成可能加算を考慮したLSI高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 再構成可能加算を考慮した LSI 高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- Fault Tolerantな多段接続ATMスイッチ網の構成法
- 中間段拡張デルタ網を用いた大規模ATMクロスコネクトの効率的な構成法
- スイッチトキャパシタ回路の随伴回路を用いた素子感度解析
- アレー型アーキテクチャ信号処理システムの高位合成
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPGAのフルカスタム設計
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPCAのフルカスタム設計
- ネットワ-ク問題の最近の動向--理論と応用
- 剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- スイッチトキャパシタ回路技術の発展
- アナグロ集積回路の歩留り評価法
- Switched-Capacitor回路の等価表現とその応用
- 損失を有する多線条線路の集中定数形素子による等価表現
- 無損失不均一媒質多線条線路の集中定数形等価回路
- 分布定数回路網の集中定数形素子による等価表現とその二,三の応用--半角のリチャ-ド変数による
- Nullator-Noratorモデルに基づく線形能動回路の状態方程式について(技術談話室)
- ビットシリアルダイナミックロジックシステムための設計自動化
- ビットシリアルダイナミックロジックシステムための設計自動化
- プログラム可能なMSPA (Memory Sharing Processor Array) の設計法
- プログラム可能なMSPA(Memory Sharing Processor Array)の設計法
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- 3次元座標変換のビットシリアルFPGAへの実装
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- 実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
- 直線掃引探索法による指紋画像の特徴抽出
- D-12-163 隆線トレースによる指紋画像の細線化手法
- ビットシリアル信号処理並列プロセッサのアーキテクチャ設計
- マルチレｰト信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデｰタパス合成
- 大学における VLSI 設計教育
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- PC-3-2 東京工業大学におけるLSI教育
- ASIPデータパス合成におけるマイクロ操作レベルの最適化手法
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- スケジューリング探索によるデータ通信消費電力削減(組込技術とネットワークに関するワークショップETNET2006)
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- フロアプランと高位合成を同時に行うLSI設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- フロアプランと高位合成を同時に行うLSI設計手法
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路