動的再構成型桁直列演算による離散コサイン変換回路
スポンサーリンク
概要
- 論文の詳細を見る
半導体回路の微細化により, 配線を用いたデータ通信時間が相対的に増加しており, データ通信時間が処理速度向上を妨げると予想されている.動的再構成型演算回路を用いれば, 近傍の回路を所要の演算器に再構成することでデータ通信時間を低減し, 高速な処理を達成できる.本論文では, 桁直列演算回路の再構成が容易であることに着目し, 動的再構成型桁直列演算によって一次元離散コサイン変換をコンパクトかつ高速に行う回路を提案する.提案回路はLSI試作を行い, 回路シミュレーションを用いた遅延時間評価によって提案回路の有効性を確認した.
- 一般社団法人電子情報通信学会の論文
- 2001-01-05
著者
関連論文
- 疑似二乗ブロックマッチングによるフラクタル画像符号化手法
- 画像符号化におけるブロック相似度計算手法
- 再構成可能加算を考慮したLSI高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 再構成可能加算を考慮した LSI 高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- アレー型アーキテクチャ信号処理システムの高位合成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- マルチレｰト信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデｰタパス合成
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- スケジューリング探索によるデータ通信消費電力削減(組込技術とネットワークに関するワークショップETNET2006)
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- フロアプランと高位合成を同時に行うLSI設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- フロアプランと高位合成を同時に行うLSI設計手法
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路