再構成可能加算を考慮した LSI 高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
スポンサーリンク
概要
- 論文の詳細を見る
特定用途専用LSIの設計では、要求性能を満たしつつシステムコストを最小化することが求められている。処理内部の演算精度が不均一な場合に各精度の演算に専用の演算器・レジスタを備えることは、資源利用効率の面で不利でありシステムコスト増加を招く。精度を切り替えて演算実行可能な再構成可能加算器とレジスタ再構成を考慮することでシステムコストを最小化したLSIを設計するための高位合成手法を提案する。与えた演算器構成についてレジスタコストを最小化する演算スケジュールを求める手法を用い、演算器構成を徐々に増大させることで最小コストのシステムを探索する。
- 社団法人電子情報通信学会の論文
- 2005-03-10
著者
関連論文
- 疑似二乗ブロック相似度によるフラクタル画像符号化アーキテクチャ(システムLSIの設計技術と設計自動化)
- 疑似二乗ブロックマッチングによるフラクタル画像符号化手法
- 画像符号化におけるブロック相似度計算手法
- 再構成可能加算を考慮したLSI高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 再構成可能加算を考慮した LSI 高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- アレー型アーキテクチャ信号処理システムの高位合成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- マルチレｰト信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデｰタパス合成
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- フロアプランと高位合成を同時に行うLSI設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- フロアプランと高位合成を同時に行うLSI設計手法
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路