自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
スポンサーリンク
概要
- 論文の詳細を見る
CISC型プロセッサでは1つの命令が多数のマイクロ操作を実行できるので,プログラムコード長を低減し,プログラムメモリ容量を節約できる長所がある.その一方で,多数のマイクロ操作制御に多数の命令実行ステージが必要であり,パイプライン化した際にパイプラインレジスタ等に要するコストが増大する傾向がある.本論文では,自己ハザードによってCISCパイプラインプロセッサのメモリアクセスステージを低減することでパイプライン段数を削減し,プロセッサのコストを削減する手法を提案する.
- 社団法人電子情報通信学会の論文
- 2003-11-21
著者
関連論文
- 疑似二乗ブロック相似度によるフラクタル画像符号化アーキテクチャ(システムLSIの設計技術と設計自動化)
- 疑似二乗ブロックマッチングによるフラクタル画像符号化手法
- 画像符号化におけるブロック相似度計算手法
- 再構成可能加算を考慮したLSI高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 再構成可能加算を考慮した LSI 高位設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- 再構成可能加算を考慮したLSI高位設計手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法
- アレー型アーキテクチャ信号処理システムの高位合成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- マルチレｰト信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデｰタパス合成
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 通信時間を考慮したスケジューリングと素子配置
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- 動的再構成による高速信号処理
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- バス消費電力を削減するスケジューリングと概略配置手法
- フロアプランと高位合成を同時に行うLSI設計手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- フロアプランと高位合成を同時に行うLSI設計手法
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路
- 動的再構成型桁直列演算による離散コサイン変換回路