Fault Tolerantな多段接続ATMスイッチ網の構成法
スポンサーリンク
概要
- 論文の詳細を見る
広帯域ISDNで用いられるATM交換・伝送システムではサービスの瞬断は許されないので、非常に高度の信頼性が要求される。そのため通常2つの同じハードウェア(現用系・予備系)を持ち、現用系が故障した場合予備系に切替えるという待機冗長システムとすることによりその信頼性を高めている。しかし、この方式では特にシステムの規模が大きくなるにつれ、コストという面で非常に大きな問題となってくる。ATMスイッチ網の特徴であるセルフ・ルーティングに注目すると、ある入出力間のルートに冗長性がある多段接続網を用いることにより、そのルーティング情報の変更により故障部分を避けることが可能となる。これを利用し,故障時でも交換能力を持ちサービスを続けることが出来る漸時縮退なシステムをつくることが出来る。本研究では、システムの高信頼化に当たり漸次縮退システムを考えた構成法として、多段接続ATMスイッチ網に段を追加し、また、追加されたスイッチ網の最前段・最後段以外の中間段を拡張することにより、ATMセルのルーティング情報の変更のみで故障時にも従来の交換能力を保つことが出来る構成法を提案する。この構成法において従来の高信頼化手法で必要なハードウェア量以下でより良好な特性が得られる最適な追加段数:α=1及び拡張比:γ=3/2をシミュレーションにより求め、N≥2^4における本構成法の従来の方式に対する有効性について述べる。
- 社団法人電子情報通信学会の論文
- 1995-07-14
著者
-
國枝 博昭
東京工業大学理工学研究科集積システム専攻
-
国枝 博昭
東京工大 工
-
国枝 博昭
東京工業大学 電気電子工学科
-
國枝 博昭
東京工業大学
-
清水 敬司
Ntt 通信網総合研究所:ntt 光ネットワークシステム研究所
-
飯野 敏幸
富士通株式会社伝送網開発部
-
清水 敬司
東京工業大学電気・電子工学科
関連論文
- マルチプロセッサシステムオンチップのためのトレース駆動型ワークロードシミュレーション手法(物理設計及び一般)
- メガコンテンツ転送サービスを提供するATM-SNの構成法
- メガコンテンツ転送サービスを提供するATM-SNの構成法
- Hierarchical Circuit Optimization for Analog LSIs using Device Model Refining
- 多巻線線路形変成器の等価回路表現とハイブリッド回路設計への応用
- Fault Tolerantな多段接続ATMスイッチ網の構成法
- 中間段拡張デルタ網を用いた大規模ATMクロスコネクトの効率的な構成法
- スイッチトキャパシタ回路の随伴回路を用いた素子感度解析
- アレー型アーキテクチャ信号処理システムの高位合成
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPGAのフルカスタム設計
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPCAのフルカスタム設計
- ネットワ-ク問題の最近の動向--理論と応用
- 剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- スイッチトキャパシタ回路技術の発展
- アナグロ集積回路の歩留り評価法
- Switched-Capacitor回路の等価表現とその応用
- 損失を有する多線条線路の集中定数形素子による等価表現
- 無損失不均一媒質多線条線路の集中定数形等価回路
- 分布定数回路網の集中定数形素子による等価表現とその二,三の応用--半角のリチャ-ド変数による
- Nullator-Noratorモデルに基づく線形能動回路の状態方程式について(技術談話室)
- ビットシリアルダイナミックロジックシステムための設計自動化
- ビットシリアルダイナミックロジックシステムための設計自動化
- プログラム可能なMSPA (Memory Sharing Processor Array) の設計法
- プログラム可能なMSPA(Memory Sharing Processor Array)の設計法
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- 3次元座標変換のビットシリアルFPGAへの実装
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- 実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
- 直線掃引探索法による指紋画像の特徴抽出
- D-12-163 隆線トレースによる指紋画像の細線化手法
- ビットシリアル信号処理並列プロセッサのアーキテクチャ設計
- マルチレート信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデータパス合成
- 大学における VLSI 設計教育
- PC-3-2 東京工業大学におけるLSI教育
- ASIPデータパス合成におけるマイクロ操作レベルの最適化手法