ビットシリアルFPGAのフルカスタム設計
スポンサーリンク
概要
- 論文の詳細を見る
本稿ではビットシリアルパイプラインデータパスに適した新しいFPGAのアーキテクチャを提案し、それに基づき試作したLSIについて述べる。我々は以前にFPGAを使った大規模書き替え可能システムについてのビットシリアルデータパスの自動合成をおこない既存のFPGA上でのビットシリアルパイプラインデータパスの有用性を示した。今回の研究ではビットシリアルパイプラインデータパスに適したFPGAの設計をおこなった。0.5μm 2-metalのCMOSプロセスを用いて試作した結果、3.5mm角 (IOパッドを除く) でトランジスタ数は200k、クロック周波数は156MHzであった。また更にこのアーキテクチャの問題を示すと共に改善策として新しいルックアップテーブルのアーキテクチャについて提案する。
- 社団法人電子情報通信学会の論文
- 1997-10-29
著者
-
一色 剛
東京工業大学理工学研究科集積システム専攻
-
國枝 博昭
東京工業大学理工学研究科集積システム専攻
-
国枝 博昭
東京工大 工
-
國枝 博昭
東京工業大学
-
一色 剛
東京工業大学理工学研究科物性物理学
-
清水頭 武信
東京工業大学工学部電気・電子工学科
-
太田 章久
東京工業大学工学部電気・電子工学科
-
Amril Imanuddin
東京工業大学工学部電気・電子工学科
-
太田 章久
東京工業大学電気・電子工学科
-
一色 剛
東京工業大学工学部電気・電子工学科
関連論文
- マルチプロセッサシステムオンチップのためのトレース駆動型ワークロードシミュレーション手法(物理設計及び一般)
- 13aTC-2 mulitiplicative noise をもった連想記憶モデルにおける TAP 方程式と SCSNA(ニューラルネットワーク : 神経系のモデルを含む, 領域 11)
- Hierarchical Circuit Optimization for Analog LSIs using Device Model Refining
- 多巻線線路形変成器の等価回路表現とハイブリッド回路設計への応用
- Fault Tolerantな多段接続ATMスイッチ網の構成法
- 中間段拡張デルタ網を用いた大規模ATMクロスコネクトの効率的な構成法
- スイッチトキャパシタ回路の随伴回路を用いた素子感度解析
- アレー型アーキテクチャ信号処理システムの高位合成
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPGAのフルカスタム設計
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPCAのフルカスタム設計
- ネットワ-ク問題の最近の動向--理論と応用
- 剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成
- メッシュ結合マルチプロセッサシステムにおける2次元FFTアルゴリズム
- スイッチトキャパシタ回路技術の発展
- アナグロ集積回路の歩留り評価法
- Switched-Capacitor回路の等価表現とその応用
- 損失を有する多線条線路の集中定数形素子による等価表現
- 無損失不均一媒質多線条線路の集中定数形等価回路
- 分布定数回路網の集中定数形素子による等価表現とその二,三の応用--半角のリチャ-ド変数による
- Nullator-Noratorモデルに基づく線形能動回路の状態方程式について(技術談話室)
- ビットシリアルダイナミックロジックシステムための設計自動化
- ビットシリアルダイナミックロジックシステムための設計自動化
- プログラム可能なMSPA (Memory Sharing Processor Array) の設計法
- プログラム可能なMSPA(Memory Sharing Processor Array)の設計法
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- 組込みシステム実現技術(組込みシステムとLSI技術)
- 3次元座標変換のビットシリアルFPGAへの実装
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- 実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
- 直線掃引探索法による指紋画像の特徴抽出
- D-12-163 隆線トレースによる指紋画像の細線化手法
- ビットシリアル信号処理並列プロセッサのアーキテクチャ設計
- マルチレｰト信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデｰタパス合成
- 大学における VLSI 設計教育
- PC-3-2 東京工業大学におけるLSI教育