実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
スポンサーリンク
概要
- 論文の詳細を見る
本稿は、実行時再構成可能なアーキテクチャがストリームデータの処理に適していることを示す。実行時再構成可能なアーキテクチャは、そのアーキテクチャ自体を再構成することにより高いパフォーマンスを達成できる可能性がある。その一方で再構成に時間がかかるという欠点を持つ為、現実的なアプリケーションに応用する事は困難であった。ところが、ストリームデータの処理においては適切なスケジューリングを行う事により、再構成の頻度を減らすことが出来る。この点に着目して本研究では、ストリームデータ処理であるMPEGエンコーダをハードモデル上に実装することにより、その有効性を示す。
- 1997-10-28
著者
-
國枝 博昭
東京工業大学
-
一色 剛
東京工業大学理工学研究科物性物理学
-
國枝 博昭
東京工業大学工学部電気・電子工学科
-
大上 晃弘
東京工業大学工学部電気・電子工学科
-
一色 剛
東京工業大学工学部電気・電子工学科
関連論文
- マルチプロセッサシステムオンチップのためのトレース駆動型ワークロードシミュレーション手法(物理設計及び一般)
- 13aTC-2 mulitiplicative noise をもった連想記憶モデルにおける TAP 方程式と SCSNA(ニューラルネットワーク : 神経系のモデルを含む, 領域 11)
- Hierarchical Circuit Optimization for Analog LSIs using Device Model Refining
- Fault Tolerantな多段接続ATMスイッチ網の構成法
- 中間段拡張デルタ網を用いた大規模ATMクロスコネクトの効率的な構成法
- アレー型アーキテクチャ信号処理システムの高位合成
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPGAのフルカスタム設計
- ビットシリアルパイプラインデータパス合成
- ビットシリアルFPCAのフルカスタム設計
- ビットシリアルダイナミックロジックシステムための設計自動化
- ビットシリアルダイナミックロジックシステムための設計自動化
- プログラム可能なMSPA (Memory Sharing Processor Array) の設計法
- プログラム可能なMSPA(Memory Sharing Processor Array)の設計法
- メモリ共有プロセッサアレイのASIC設計法とデータ・シリアル行列乗算器への応用
- 組込みシステム実現技術(組込みシステムとLSI技術)
- 3次元座標変換のビットシリアルFPGAへの実装
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- ビットシリアルFPGAシステムの開発
- 実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
- 直線掃引探索法による指紋画像の特徴抽出
- D-12-163 隆線トレースによる指紋画像の細線化手法
- ビットシリアル信号処理並列プロセッサのアーキテクチャ設計
- マルチレート信号処理のVLSI実現手法
- メモリ共有型プロセッサアレイの設計手法に基づくビットシリアルデータパス合成
- 大学における VLSI 設計教育
- PC-3-2 東京工業大学におけるLSI教育