低消費電力基板型構造可変テスタの開発(VLSI設計とテスト)
スポンサーリンク
概要
- 論文の詳細を見る
大型汎用テスタは,その装置の運用コストが高いために,テスト・コスト削減には直接寄与できない.そのために,多数個同時測定やテスティング手法の活用による合理化に留まっていた.これに対してFPGAを使い構造可変なテスタを基板上に構成し,低消費電力基板型構造可変テスタを開発した.本稿の構造可変テスタとは,大型汎用テスタのテスタ言語またはテスト・プログラムから高位設計記述言語HDLを使い,大型汎用テスタのテスタ・リソースを置き換えるべく書込み可能なFPGAで,1枚の基板にテスタを構成するものである.テスタ価格を大型汎用テスタに比較して低価格にでき,直接的なテスト・コストの削減が可能である.また消費電力も1/100化でき,環境に配慮したテスタが提供できる.更に,本テスタは構造可変であるために,設計での製品機能評価にも活用できる.HDD Motor Driver Combo IC への適用についても報告する.
- 社団法人電子情報通信学会の論文
- 2004-02-13
著者
-
新井 雅之
首都大学東京システムデザイン学部
-
新井 雅之
東京都立大学大学院工学研究科
-
福本 聡
東京都立大学大学院工学研究科
-
小林 康郎
イノテック株式会社
-
佐藤 正幸
イノテック株式会社
-
大塚 信行
イノテック株式会社
-
佐藤 正幸
東京都立大学大学院工学研究科:ジェネシス・テクノロジー株式会社
-
志水 勲
(株)ルネサステクノロジ
-
武藤 治
イノテック株式会社
-
上原 孝二
(株)ルネサステクノロジ
-
間明田 治佳
(株)ルネサステクノロジ
-
板橋 裕行
イノテック株式会社
-
武藤 治
東京都立大学大学院工学研究科
-
岩崎 一彦
株式会社ルネサステクノロジ
-
上原 孝二
株式会社ルネサステクノロジ
-
志水 勲
株式会社ルネサステクノロジ
-
間明田 治佳
株式会社ルネサステクノロジ
-
佐藤 正幸
エイシンシステム(株)
関連論文
- 確率的一貫性を導入したデュアルクォーラムシステム (ディペンダブルコンピューティング)
- 確率的一貫性を導入したデュアルクォーラムシステム (コンピュータシステム)
- データレプリケーションの特性評価手法に関する一考察 (ディペンダブルコンピューティング)
- SoC向けMBISTにおける歩留りと面積のトレードオフに関する一考察(設計/テスト/検証,設計/テスト/検証)
- 同時多重に発生する過渡故障を考慮した高信頼化順序回路(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-20 同時多重に発生する過渡故障を前提にレジスタを二重化した順序回路(D-10. ディペンダブルコンピューティング,一般セッション)
- ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル(欠陥ベーステスト,VLSI設計とテスト及び一般)
- 耐故障プロセッサ評価モデルの解析について(安全性及び一般)
- 耐故障プロセッサの信頼性・性能評価手法に関する一考察(ネットワーク環境でのディペンダビリティ)
- A-004 DHTルーティングシステムにおけるデータ分割配置手法の検討(モデル・アルゴリズム・プログラミング,一般論文)
- メモリBISTにおけるハードウェアオーバヘッドおよび故障位置特定に関する一考察(設計/テスト/検証)
- 同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計(設計/テスト/検証)
- ばらつきを考慮した無線送信回路のテストに関する一考察(アナログ・ばらつき・電流テスト,VLSI設計とテスト及び一般)
- スキャンベースハイブリッドBISTにおける消費電力削減に関する一考察(スキャンテスト,VLSI設計とテスト及び一般)
- CMOS LSIのESD/Latch-up故障の解析 : 実データでの故障モード解析(故障診断,VLSI設計とテスト及び一般)
- ロジックBISTの疑似ランダムパターン品質の評価モデル(DC-2テスト,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 多世代データを保持する複製プロトコルのノード時間配置(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- ローテーショナル・ワンミラー非連携チェックポインティングのリカバラビリティ(分散システム)
- 非連携分散チェックポインティングのリカバラビリティ(インターネット環境でのデータ工学とディペンダビィリティ及び一般)
- 非連携分散チェックポインティングのリカバラビリティ
- 最近のデータレプリケーション手法の研究動向 (ディペンダブルコンピューティング)
- 確率的一貫性を導入したデュアルクォーラムシステム(ディペンダブルシステム,ディペンダブルコンピューティングシステム及び一般)
- データレプリケーションの特性評価手法に関する一考察(安全性及び一般)
- 実チップデバッグ手法における観測回路の挿入箇所および面積に関する一検討(設計/テスト/検証)
- R-2Rラダー型D-Aコンバータの冗長設計手法(ディペンダブルソフトウェアとネットワーク及び一般)
- 構造化P2Pネットワークの耐故障性に関する考察 (ディペンダブルコンピューティング)
- 確率的一貫性を導入したデュアルクォーラムシステム(ディペンダブルシステム,ディペンダブルコンピューティングシステム及び一般)
- D-10-7 SRAM を用いた可変論理セルで構成したメモリテスタの実装
- 部分ローテート型スキャン回路のテスタIPへの応用
- 差分スナップショットを伴う連携チェックポインティングの提案と評価(コンカレント工業)
- 有限なロールバック間隔に対するハイブリッド状態保存手法の最適チェックポイント間隔(データ工学, ディペンダビリティ, 一般)
- 有限なロールバック間隔に対するハイブリッド状態保存手法の最適チェックポイント間隔(データ工学, ディペンダビリティ, 一般)
- 分散チェックポインティングの評価手法に関する検討(ディペンダブルソフトウェアとネットワーク及び一般)
- データ複製用確率的台形プロトコルの解析と実装(グループ通信,通信プロトコル)(データ工学,ディペンダビリティ,一般)
- データ複製用確率的台形プロトコルの解析と実装(グループ通信,通信プロトコル)(データ工学,ディペンダビリティ,一般)
- C-023 修理系TMRプロセッサシステムの信頼性(C.アーキテクチャ・ハードウェア)
- ハイブリッドチェックポインティングの回復能力の評価(ディペンダブルコンピュータシステム及び一般)
- データリプリケーション用台形プロトコルの設計と実装(ディペンダブルコンピュータシステム及び一般)
- ハイブリッドチェックポインティングの回復能力の評価(ディペンダブルコンピュータシステム及び一般)
- データリプリケーション用台形プロトコルの設計と実装(ディペンダブルコンピュータシステム及び一般)
- D-10-8 FEC機能を提供するJavaアプレットの設計(D-10. ディペンダブルコンピューティング)
- D-10-4 非連携チェックポインティングの回復能力に関する評価モデル(D-10. ディペンダブルコンピューティング)
- 部分再試行による多数決冗長方式(VLSI設計とテスト)
- 非連携分散チェックポインティングのリカバラビリティ(インターネット環境でのデータ工学とディペンダビィリティ及び一般)
- 非同期分散TMRシステムの構成法に関する一考察(ディペンダブルソフトウェアとネットワーク)
- ロジックBISTの疑似ランダムパターン品質の評価モデル(DC-2テスト,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 多世代データを保持する複製プロトコルのノード時間配置(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- C-023 故障挿入によるTMRプロセッサの耐縮退故障性評価(C分野:ハードウェア・アーキテクチャ)
- 分散システムにおいて多世代データを保持するデータ複製プロトコル(分散システム)
- 安全・安心のための半導体設計・テスト技術(信頼性-温故知新-)
- 安全・安心のための半導体設計・テスト技術(信頼性-温故知新-)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 最近のデータレプリケーション手法の研究動向(ネットワーク環境でのディペンダビリティ,及び一般)
- (n,n-1,m) 畳込み符号を用いた連続するパケット損の回復
- 同時多重に発生する過渡故障を考慮した高信頼化順序回路(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 再構成可能オンチップデバッグ回路の面積削減に関する一考察 (ディペンダブルコンピューティング)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- 低消費電力基板型構造可変テスタの開発(VLSI設計とテスト)
- C-012 ポストシリコンデバッグにおける観測および制御回路挿入に関する一検討(ハードウェア・アーキテクチャ,一般論文)
- D-10-3 BAST方式のプロセッサ回路への適用に関する考察(D-10. ディペンダブルコンピューティング)
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- 過渡故障に耐性を持つ時間冗長プロセッサの検討(耐過度故障,SWoPP2006)
- C_017 VLSIのランダムパターンテストにおける残存故障数分布について(C分野:ハードウェア)
- 多世代データ保持のためのデータ複製プロトコル(高信頼・高可用システム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 多世代データ保持のためのデータ複製プロトコル(高信頼・高可用システム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-13 学内LANにおける不正アクセス検出に関する一検討(D-10.ディペンダブルコンピューティング,一般講演)
- LFSRを用いたロジックBISTの故障検出率に関する統計的一考察(BISTと故障診断,VLSI設計とテスト及び一般)
- 畳込み圧縮器のガロア体上への拡張に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 畳込み圧縮器のガロア体上への拡張に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 畳込み圧縮器のガロア体上への拡張に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 畳込み圧縮器のガロア体上への拡張に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察 (ディペンダブルコンピューティング)
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察 (コンピュータシステム)
- D-10-11 畳込み符号を応用したリライアブルマルチキャストのバーストパケット損に対する評価
- 有限なチェックポイント数を前提とした非連携チェックポインティングについての一考察
- (n,k,m)畳込み符号を用いたパケット損回復方式の提案(信頼性,保全性,安全性)
- 畳込み符号とエックスキャストを用いた高信頼化TV会議システムの実装(セッション5)
- 畳込み符号とエックスキャストを用いた高信頼化TV会議システムの実装
- 確率的デュアルクォーラムの一貫性解析 (信頼性)
- ランダムパターンテストにおける故障検出率分布に関する考察 (ディペンダブルコンピューティング)
- 畳込み圧縮器における X マスク確率について(BIST と故障診断, VLSI 設計とテスト及び一般)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- D-10-9 半導体テスタのデータベース化に向けて(D-10.ディペンダブルコンピューティング,一般セッション)
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察(ディペンダブルコンピューティングシステム及び一般)
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察(ディペンダブルコンピューティングシステム及び一般)
- 同時多重に発生する過渡故障に耐性を持つ順序回路の提案と評価(ディペンダブルコンピューティングシステム及び一般)
- 同時多重に発生する過渡故障に耐性を持つ順序回路の提案と評価(ディペンダブルコンピューティングシステム及び一般)
- 再構成可能オンチップデバッグ回路の面積削減に関する一考察(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 構造化P2Pネットワークの耐故障性に関する考察(安全性及び一般)
- 有限体上の畳込み符号を応用した高信頼マルチキャストに関する一考察(安全性及び一般)
- ランダムパターンテストにおける故障検出率分布に関する考察(設計/テスト/検証)
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索