吉川 雅弥 | 名城大学理工学研究科

スポンサーリンク

概要

• 吉川 雅弥の詳細を見る
• 同名の論文著者
• 名城大学理工学研究科の論文著者

関連著者

• 吉川 雅弥

  名城大学理工学研究科

• 吉川 雅弥

  名城大学理工学研究科情報工学専攻

• 吉川 雅弥

  名城大学理工学部

• 吉川 雅弥

  Jst‐crest

• 藤野 毅

  立命館大学

• 藤野 毅

  立命館大学理工学部

• 堀 遼平

  立命館大学 理工学部

• 藤野 毅

  立命館大学vlsiセンター

• 藤野 毅

  立命館大 理工

• 上岡 泰輔

  立命館大学 理工学部

• 堀 遼平

  立命館大学院理工学研究科

• 堀 遼平

  立命館大学大学院理工学研究科

• 堀 遼平

  立命館大学大学院 理工学研究科

• 北森 達也

  立命館大学大学院理工学研究科

• 北森 達也

  立命館大学大学院 理工学研究科

• 北森 達也

  立命館大学院理工学研究科

• 上岡 泰輔

  立命館大学理工学部

• 吉川 雅弥

  名城大学理工学部情報工学科

• 北森 達也

  立命館大学理工学部

• 大谷 拓

  立命館大学大学院理工学研究科

• 國生 雄一

  立命館大学院理工学研究科

• 熊木 武志

  立命館大学 理工学部

• 福井 正博

  立命館大学理工学部

• 寺井 秀一

  立命館大学総合理工学研究機構

• 福井 正博

  立命館大学電気情報デザイン学科

• 寺井 秀一

  立命館大学院理工学研究科

• 寺井 秀一

  立命館大学理工学研究科

• 寺井 秀一

  立命館大学

• 西本 智広

  立命館大学院理工学研究科

• 山田 翔太

  立命館大学院理工学研究科

• 福井 正博

  立命館大学

• 西澤 真一

  立命館大学理工学部電子情報デザイン学科

• 橋詰 大毅

  立命館大学大学院理工学研究科

• 福井 正博

  立命館大学理工学部電子情報デザイン学科

• 浅井 稔也

  名城大学理工学部情報工学科

• 大谷 拓

  立命館大学理工学部

• 石橋 宏太

  立命館大学大学院理工学研究科

• 川原崎 正英

  立命館大学院理工学研究科

• 北村 一真

  立命館大学院理工学研究科

• 石嶋 宏亘

  立命館大学大学院理工学研究科

• 石橋 宏太

  立命館大学院理工学研究科

• 吉田 直之

  立命館大学院理工学研究科

• 松本 直樹

  立命館大学理工学研究科

• 箕浦 誠二

  立命館大学理工学部電子情報デザイン学科

• 水谷 匡志

  立命館大学理工学部電子情報デザイン学科

• 松本 直樹

  立命館大学院理工学研究科

• 北村 一真

  立命館大学

• 福井 正博

  立命館大 理工

• 石嶋 宏亘

  立命館大学理工学部電気電子工学科

• 吉田 直之

  立命館大学大学院理工学研究科

• 松本 直樹

  立命館大学大学院理工学研究科

• 望月 陽平

  立命館大学 理工学部

• 塚平 峻矢

  名城大学理工学研究科

• 松本 光崇

  立命館大学大学院理工学研究科

• 中野 裕文

  株式会社ルネサステクノロジ

• 岩男 剛宜

  株式会社ルネサステクノロジ

• 奥野 義弘

  株式会社ルネサステクノロジ

• 有本 和民

  株式会社ルネサステクノロジ

• 泉 知論

  立命館大学大学院理工学研究科

• 有本 和民

  立命館大学理工学部

• 泉 知論

  立命館大学

• 築山 修治

  中央大学大学院理工学研究科

• 築山 修治

  中央大学理工学部電気電子情報通信工学科

• 田中 祥幸

  立命館大学理工学部

• 原田 隆史

  立命館大学院理工学研究科

• 小倉 武

  立命館大学大学院理工学研究科

• 西本 智弘

  立命館大学院理工学研究科

• 石山 直幸

  立命館大学院理工学研究科

• 前田 哲広

  立命館大学大学院理工学研究科

• 国重 裕史

  立命館大学院理工学研究科

• 泉 知諭

  立命館大学大学院理工学研究科

• 熊木 武志

  立命館大学理工学研究科

• 汐崎 充

  立命館大学総合理工学研究機構

• 築山 修治

  中央大学理工学研究科

• 望月 陽平

  立命館大学理工学部

• 中野 博文

  ルネサスエレクトロニクス

• 三木 陽生

  立命館大学大学院理工学研究科

• 三木 陽正

  立命館大学大学院理工学研究科

• 福井 正博

  立命館大学 理工学部 電子情報デザイン学科

• 汐崎 充

  立命館大学

• 石山 直幸

  立命館大学院 理工学研究科

• 福井 正博

  立命館大学大学院理工学研究科

• 望月 陽平

  立命館大学大学院理工学研究科

• 佐藤 隆亮

  名城大学大学院理工学研究科情報工学専攻

• 吉田 将之

  名城大学大学院理工学研究科情報工学専攻

• 夕川 諒平

  立命館大学理工学部

• 上岡 泰輔

  立命館大学大学院理工学研究科

• 久保田 貴也

  立命館大学大学院総合理工学研究機構

• 後藤 輝

  名城大学理工学研究科情報工学専攻

• 塚平 峻矢

  名城大学理工学研究科情報工学専攻

• 小野 みどり

  名城大学理工学部

• 藤野 毅

  立命館大

• 久保田 貴也

  立命館大学総合理工学研究機構

• 松島 大祐

  名城大学理工学研究科

もっと見る 閉じる

著作論文

• アントコロニー最適化手法の専用ハードウェアの設計と評価(「Webインテリジェンス」及び一般)
• LC-007 アントコロニー最適化アルゴリズム専用ハードウェア(ハードウェア・アーキテクチャ)
• プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討(暗号処理回路,システムオンシリコンを支える設計技術)
• ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価(学生・若手研究会)
• C-007 GAを用いたフロアプラン専用エンジンの設計と試作(C分野:ハードウェア・アーキテクチャ)
• A-004 ウイルス進化論を用いた経路探索システムの開発と実装(A分野:モデル・アルゴリズム・プログラミング)
• ビアプログラマブルデバイスVPEXの配線遅延評価(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
• ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
• ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
• ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価(ドライバ回路と新アーキテクチャ,デザインガイア2010-VLSI設計の新しい大地-)
• ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価(ドライバ回路と新アーキテクチャ,デザインガイア2010-VLSI設計の新しい大地)
• 回路シミュレーション高速化のためのハードウエアアルゴリズムの一実現
• FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
• FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
• ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
• 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• ビア信頼性を考慮した電源配線最適化手法(VLSI設計技術とCAD)
• ビアプログラマブルロジックVPEXのソフトエラー率の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
• ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価(電力/電源解析,システムオンシリコンを支える設計技術)
• C-12-32 連想メモリを用いたハードウェアトロイ監視回路についての検討(LSIアーキテクチャ,C-12. 集積回路,一般セッション)
• C-014 対策回路に対するハードウェアトロイの検討(LSI システムと設計技術,C分野:ハードウェア・アーキテクチャ)
• C-013 実装方式の違いによるフォールト攻撃に対する耐性評価(LSI システムと設計技術,C分野:ハードウェア・アーキテクチャ)
• トリプルDES回路に組み込まれたハードウェアトロイの試作とその検知手法の検討(応用システム,デザインガイア2012-VLSI設計の新しい大地-)
• ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• 複数エラーの鍵値推定に基づくフォールト解析
• [招待講演]耐タンパ暗号回路のLSI設計手法
• フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術)
• ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価
• トリプルDES回路に組み込まれたハードウェアトロイの試作とその検知手法の検討
• ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価
• ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価

もっと見る 閉じる

スポンサーリンク