フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
近年,リバースエンジニアリング等の技術の進歩に伴い,ハードウェアトロイの脅威が顕在化してきた.ハードウェアトロイとは,あらかじめ定めた発症条件をトリガとして,ユーザに気づかれずにシステムの停止,重要情報の流出等の破壊工作を行うハードウェアウイルスで,機密情報を保持する暗号回路を対象とする場合が多い.一方で,暗号回路は,不正攻撃に対する対策回路を用いるが,先行研究では,無対策の暗号回路に対してのハードウェアトロイが報告されている.そこで本研究では,代表的な対策方式であるフォールト解析対策回路を対象としてハードウェアトロイを新たに考案し, FPGAに実装した評価実験により有用性を実証した.
- 2013-02-25
著者
関連論文
- アントコロニー最適化手法の専用ハードウェアの設計と評価(「Webインテリジェンス」及び一般)
- LC-007 アントコロニー最適化アルゴリズム専用ハードウェア(ハードウェア・アーキテクチャ)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討(暗号処理回路,システムオンシリコンを支える設計技術)
- ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価(学生・若手研究会)
- C-007 GAを用いたフロアプラン専用エンジンの設計と試作(C分野:ハードウェア・アーキテクチャ)
- A-004 ウイルス進化論を用いた経路探索システムの開発と実装(A分野:モデル・アルゴリズム・プログラミング)
- ビアプログラマブルデバイスVPEXの配線遅延評価(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
- ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
- ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
- A-1-3 超並列SIMD型プロセッサMX-1のためのガロア体演算によるAES用SubBytes変換の高速化(A-1.回路とシステム,一般セッション)
- A-1-2 超並列SIMD型演算プロセッサMX-1へのMersenne Twisterの実装(2)(A-1.回路とシステム,一般セッション)
- A-1-1 超並列SIMD型演算プロセッサMX-1へのMersenne Twisterの実装(1)(A-1.回路とシステム,一般セッション)
- ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価(ドライバ回路と新アーキテクチャ,デザインガイア2010-VLSI設計の新しい大地-)
- ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価(ドライバ回路と新アーキテクチャ,デザインガイア2010-VLSI設計の新しい大地)
- 回路シミュレーション高速化のためのハードウエアアルゴリズムの一実現
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 超並列処理を用いた疑似乱数生成アルゴリズムMersenneTwisterの実装及び評価(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011)
- 超並列処理を用いた疑似乱数生成アルゴリズムMersenneTwisterの実装及び評価(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011)
- マックスプラス代数系に基づくモルフォロジカル・ウェーブレット変換を用いた電子透かしの実装及び評価(五感メディアの品質,コミュニケーションデザイン,画像符号化,食メディア,一般)
- マックスプラス代数系に基づくモルフォロジカル・ウェーブレット変換を用いた電子透かしの実装及び評価(五感メディアの品質,コミュニケーションデザイン,画像符号化,食メディア,一般)
- 超小型組込みボードを用いた暗号処理の並列化に関する研究(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011)
- 超小型組込みボードを用いた暗号処理の並列化に関する研究(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011)
- ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
- ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
- 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 改良リングオシレータPUFのFPGA実装とその評価(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- SIMD型組込みプロセッサによる擬似乱数生成アルゴリズムの並列処理実装とその評価(計算機システム,学生論文)
- ビア信頼性を考慮した電源配線最適化手法(VLSI設計技術とCAD)
- 暗号処理用LSIに組み込まれたハードウェアトロイに関する研究(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
- ビアプログラマブルロジックVPEXのソフトエラー率の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- センサノード低消費電力化のためのノーマリーオフ動作検証環境の構築と評価
- センサノード低消費電力化のためのノーマリーオフ動作検証環境の構築と評価
- 組み込み機器における効果的な情報ハイディング手法の検討(画質・音質評価,知覚・認知メトリクス,人間視聴覚システム,一般)
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価
- ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価(電力/電源解析,システムオンシリコンを支える設計技術)
- 暗号処理用LSIに組み込まれたハードウェアトロイに関する研究
- A-7-1 超小型組込みボードを用いた階層型フィルタリング手法の実装と評価(A-7.情報セキュリティ,一般セッション)
- ストリーム暗号CryptMTのデータ並列処理による高速化手法及びSIMD型組込みプロセッサによる実装と評価(計算機システム,学生論文)
- A-7-9 ストリーム暗号CryptMTのデータ並列処理による高速化について(A-7.情報セキュリティ,一般セッション)
- A-7-4 モルフォロジカルパターンスペクトラムを用いた検出技術によるプライバシー保護手法の検討(A-7.情報セキュリティ,一般セッション)
- C-12-32 連想メモリを用いたハードウェアトロイ監視回路についての検討(LSIアーキテクチャ,C-12. 集積回路,一般セッション)
- RC-002 マトリクスアーキテクチャ型超並列演算プロセッサを用いたMersenne Twisterの並列処理実装とその評価(計算機アーキテクチャと並列処理,C分野:ハードウェア・アーキテクチャ)
- N-035 プライバシー保護のための閲覧者権限に応じた画像フィルタリング手法の提案(電子化知的財産・社会基盤,N分野:教育・人文科学)
- C-014 対策回路に対するハードウェアトロイの検討(LSI システムと設計技術,C分野:ハードウェア・アーキテクチャ)
- C-013 実装方式の違いによるフォールト攻撃に対する耐性評価(LSI システムと設計技術,C分野:ハードウェア・アーキテクチャ)
- トリプルDES回路に組み込まれたハードウェアトロイの試作とその検知手法の検討(応用システム,デザインガイア2012-VLSI設計の新しい大地-)
- ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- N-036 プライバシー保護のための閲覧者に応じた画像フィルタリング手法の実装と評価(電子化知的財産・社会基盤,N分野:教育・人文科学)
- 複数エラーの鍵値推定に基づくフォールト解析
- センサノード低消費電力化のためのノーマリーオフ動作検証環境の構築と評価(省電力化機構,組込み技術とネットワークに関するワークショップETNET2013)
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価(管理機構,組込み技術とネットワークに関するワークショップETNET2013)
- [招待講演]耐タンパ暗号回路のLSI設計手法
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価(管理機構,組込み技術とネットワークに関するワークショップETNET2013)
- センサノード低消費電力化のためのノーマリーオフ動作検証環境の構築と評価(省電力化機構,組込み技術とネットワークに関するワークショップETNET2013)
- フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術)
- モルフォロジカルパターンスペクトラムを用いた画像改ざん検知手法の提案(画像処理・符号化及び一般)
- O-025 階層型フィルタリング手法を用いた監視カメラデモシステム開発とその評価(O分野:情報システム,一般論文)
- ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価
- M-025 間歇動作による低消費電力イメージセンサノードの開発と検証(M分野:ユビキタス・モバイルコンピューティング,一般論文)
- トリプルDES回路に組み込まれたハードウェアトロイの試作とその検知手法の検討
- ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価
- ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価