ビア信頼性を考慮した電源配線最適化手法(VLSI設計技術とCAD)
スポンサーリンク
概要
- 論文の詳細を見る
近年の半導体微細加工技術の飛躍的な進歩に伴い,高性能なLSIが実現可能になった.しかし,物理限界に近い微細化と熱密度の上昇はLSIの信頼性劣化の大きな要因となっている.特に,電源配線における信頼性問題がビアにおいてより顕著に発生するため,熱と電流密度の影響を考慮したビアの最適化設計が重要度を増している.本論文では,熱と電流密度の影響を考慮したビアの信頼性を平均寿命で定式化する.最低満たすべき平均寿命を設計制約として与え,配線混雑度,IRドロップ,エレクトロマイグレーションなど,他の最適化指標とのトレードオフ関係を総合的に考慮し,単に設計制約を満たすだけでなく,より信頼性の高い電源配線の解を得る手法を提案する.それは,ビアの信頼性を向上するためには配線混雑度を多少犠牲にしてでもビア面積を増やす機能も含む.実験結果により,本手法が配線困難な領域を減らし,かつビアの信頼性も高めることを示す.
- 2012-04-01
著者
-
福井 正博
立命館大学理工学部
-
築山 修治
中央大学大学院理工学研究科
-
築山 修治
中央大学理工学部電気電子情報通信工学科
-
福井 正博
立命館大学電気情報デザイン学科
-
吉川 雅弥
名城大学理工学部
-
福井 正博
立命館大学
-
福井 正博
立命館大 理工
-
築山 修治
中央大学理工学研究科
-
吉川 雅弥
Jst‐crest
-
三木 陽生
立命館大学大学院理工学研究科
-
三木 陽正
立命館大学大学院理工学研究科
-
福井 正博
立命館大学 理工学部 電子情報デザイン学科
-
福井 正博
立命館大学大学院理工学研究科
-
吉川 雅弥
名城大学理工学研究科
関連論文
- GPGPUによる電源配線シミュレーションの高速化手法と評価(システム設計,物理設計及び一般)
- GPUを用いた超並列電源シミュレータの一検討(低消費電力設計,システムオンシリコンを支える設計技術)
- 統計的静的遅延解析手法における相関の取り扱いについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
- nMOSレベルシフタ回路の性能比較(低消費電力回路,システムオンシリコンを支える設計技術)
- 高位合成を有効活用するか?活用をあきらめるか?(システム設計及び一般)
- 高位合成を有効活用するか?活用をあきらめるか?(パネル討論,システム設計及び一般)
- 超高精細映像のJPEG2000エンコーダVLSIアーキテクチャの検討(回路技術(一般、超高速・低電力・高機能を目指した新アーキテクチャ))
- グラウンド平面・シールド配線によるシステム・オン・パネルの配線間容量の低減と容量見積りの容易化(レイアウト設計,システムLSI設計とその技術)
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 入力遷移時間を考慮した高フィデリティ配線遅延見積もりの一手法
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 小型LCD駆動回路用タイミングパルス生成回路の自動レイアウトシステム(性能及び製造性考慮物理設計,システムオンシリコンを支える設計技術)
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- ハイレベルフロアプランシステムにおける電源配線最適化手法の提案(システム設計及び一般)
- ハイレベルフロアプランシステムにおける電源配線最適化手法の提案(微細化関連技術,システム設計及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- 電圧および温度変動を考慮した遅延ばらつきモデル構築の一手法(製造性考慮設計,システムオンシリコンを支える設計技術)
- 統計的設計のための2つの指標の評価(低消費電力回路,システムオンシリコンを支える設計技術)
- LSIブロックのための柔軟な電力遅延マクロモデルの提案(システム設計及び一般)
- LSIブロックのための柔軟な電力遅延マクロモデルの提案(微細化関連技術,システム設計及び一般)
- アニーリング法における段階的近傍制限手法について(グラフ,ペトリ,ニューラルネット,及び一般)
- アニーリング法における段階的近傍制限手法について(グラフ,ペトリ,ニューラルネット,及び一般)
- アニーリング法における段階的近傍制限手法について
- ITS画像処理アルゴリズムの数学的記述から電子システム記述への変換の一手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- ITS画像処理アルゴリズムの数学的記述から電子システム記述への変換の一手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 回路シミュレーション高速化のためのハードウエアアルゴリズムの一実現
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的タイミング解析のための遅延およびスリューの分布表現手法について(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 混合正規分布を用いた統計的タイミング解析手法の精度向上について(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- 回路モジュールの再利用を考慮したRTL電力シミュレータの一構成と評価
- RTL電力ライブラリ構築の一手法(低消費電力設計,システムオンシリコンを支える設計技術)
- パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- 回路モジュールの再利用を考慮したRTL電力シミュレータの一構成と評価
- 順序回路に対するRTL電力マクロモデル化の一手法
- 実動作に近い電池充放電シミュレータの開発(低消費電力設計,システムオンシリコンを支える設計技術)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 順序回路に対するRTL電力マクロモデル化の一手法 (ディペンダブルコンピューティング)
- 順序回路に対するRTL電力マクロモデル化の一手法 (VLSI設計技術)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- RTL電力マクロモデルの高精度化の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位記述言語を用いた画像処理向けディジタルシステム設計の効率化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位記述言語を用いた画像処理向けディジタルシステム設計の効率化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- システムアルゴリズム教育のための理工系大学院向け実習コースの構築
- 電源グリッド配線最適化の一検討(プロセッサ, DSP, 画像処理技術及び一般)
- 電源グリッド配線最適化の一検討(プロセッサ, DSP, 画像処理技術及び一般)
- 大規模SoCバス・アーキテクチャ性能評価手法
- 電源グリッド配線最適化の一検討(プロセッサ, DSP, 画像処理技術及び一般)
- 電源グリッド配線最適化の一検討(プロセッサ, DSP, 画像処理技術及び一般)
- データの局所的活性化率を考慮した高精度静的電力解析の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- データの局所的活性化率を考慮した高精度静的電力解析の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 分枝限定法に基づく組込み向けVLIW型プロセッサのアーキテクチャ探索手法(プロセッサ設計,システムオンシリコンを支える設計技術)
- 混合正規分布を用いた統計的静的遅延解析手法の性能評価(DFM,システムオンシリコンを支える設計技術)
- 混合正規分布統計的最大値演算における最適性評価の一考察(DFM,システムオンシリコンを支える設計技術)
- マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術)
- AI-1-3 GPGPUによるバックワードオイラー法回路シミュレーションの高速化の一試行(AI-1.GPUを用いた高速化技術とそのVLSI設計への応用,依頼シンポジウム,ソサイエティ企画)
- AI-1-2 EDAへのGPGPU適用例の紹介(AI-1.GPUを用いた高速化技術とそのVLSI設計への応用,依頼シンポジウム,ソサイエティ企画)
- 経年劣化を考慮した統計的遅延解析の一手法
- 経年劣化を考慮した統計的遅延解析の一手法
- GPUによる電源配線シミュレーションの高速化と評価(計算機システム,学生論文)
- キャリブレーション機能を有する高精度リチウムイオン蓄電池シミュレータ
- ビア信頼性を考慮した電源配線最適化手法(VLSI設計技術とCAD)
- GPGPUによる電源回路シミュレーションに対する後退オイラー法の実装と評価(VLSI設計技術とCAD)