築山 修治 | 中央大学理工学研究科

スポンサーリンク

概要

• 築山 修治の詳細を見る
• 同名の論文著者
• 中央大学理工学研究科の論文著者

関連著者

• 築山 修治

  中央大学理工学研究科

• 築山 修治

  中央大学理工学部電気電子情報通信工学科

• 築山 修治

  中央大学大学院理工学研究科

• 築山 修治

  中央大学理工学部

• 白川 功

  シャープ株式会社情報技術研究所

• 福井 正博

  立命館大学理工学部

• 白川 功

  大阪大学大学院工学研究科情報システム工学専攻

• 白川 功

  兵庫県立大学大学院応用情報科学研究科

• 白川 功

  兵庫県立大学

• 福井 正博

  立命館大学理工学部電子情報デザイン学科

• 橋本 昌宜

  大阪大学大学院情報科学研究科

• 福井 正博

  立命館大学

• 高橋 真吾

  中央大学大学院理工学研究科

• 内田 好弘

  大阪大学

• 谷 貞宏

  シャープ株式会社

• 福井 正博

  立命館大 理工

• 田中 正和

  松下電器産業株式会社半導体先行開発センター

• 福井 正博

  松下電器産業株式会社 半導体研究センター

• 福井 正博

  松下電器産業 半導体先行開セ

• 内田 好弘

  大阪大学大学院情報科学研究科

• 西本 周二

  中央大学理工学部電気電子情報通信工学科

• 福井 正博

  立命館大学大学院理工学研究科

• 築山 修治

  中央大学

• 橋本 昌宣

  大阪大学情報科学研究科情報システム工学専攻

• 谷 貞宏

  大阪大学大学院情報科学研究科

• 谷 貞宏

  シャープ株式会社精密技術開発センター

• 霜山 渉

  中央大学大学院理工学研究科

• 大津 誠

  中央大学大学院理工学研究科

• 高木 勇輔

  中央大学大学院理工学研究科

• 久保田 靖

  シャープ株式会社モバイル液晶事業本部

• 西 修司

  シャープ株式会社

• 西 修司

  シャープ株式会社モバイル液晶事業本部

• 白川 功

  大阪大学工学部情報システム工学科

• 川上 善之

  立命館大学大学院理工学研究科

• 福井 正博

  立命館大学電気情報デザイン学科

• 雑賀 俊二

  松下電器産業株式会社 半導体研究センター

• 雑賀 俊二

  松下電器産業株式会社 半導体社 システムlsi開発本部

• 寺尾 誠

  立命館大学大学院理工学研究科

• 草野 健次

  立命館大学大学院理工学研究科

• 半田 康太

  中央大学大学院理工学研究科

• 半田 康太

  中央大学大学院 理工学研究科

• 尾崎 弘

  大阪大学工学部

• 高橋 真悟

  中央大学大学院理工学研究科

• 谷 丈二朗

  中央大学大学院理工学研究科

• 小川 元一

  フォーシス株式会社

• 尾上 孝雄

  大阪大学大学院情報科学研究科

• 古家 眞

  大阪大学大学院工学研究科情報システム工学専攻

• 永井 知幸

  シャープ株式会社モバイル液晶事業本部

• 古家 眞

  大阪大学大学院情報科学研究科

• 陸 峰

  大阪大学大学院情報科学研究科

• 李 副烈

  シャープ株式会社

• 内田 好宏

  大阪大学大学院情報科学研究科

• 藤田 玄

  大阪大学大学院情報科学研究科

• 今井 繁規

  シャープ株式会社

• 玉井 大樹

  中央大学理工学部電気・電子工学科

• 鈴木 雅彦

  中央大学

• 藤田 玄

  大阪電気通信大学情報通信工学部

• 柳 大吾

  中央大学大学院理工学研究科

• 松中 栄貴

  兵庫県立大院物質理

• 椎塚 久雄

  工学院大学情報学部情報デザイン学科

• 林 昌之

  中央大学理工学部

• 伊地知 孝仁

  大阪大学大学院情報科学研究科

• 築山 修治

  中央大学 電気 ・電子工学科

• 辻井 尚文

  中央大学理工学部電気・電子工学科

• 早川 二郎

  中央大学理工学部電気電子工学科

• 有吉 弘

  愛媛大学理工学部電気電子工学科

• 金谷 英一

  中央大学理工学部電気電子工学科

• 鴨志田 睦

  中央大学理工学部電気電子工学科

• 宮島 淳企

  立命館大学理工学部電子情報デザイン学科

• 陸 峰

  大阪大学大学院工学研究科情報システム工学専攻

• 山内 寛人

  立命館大学理工学研究科

• 鷲見 智彦

  立命館大学理工学部

• 鉢田 卓也

  兵庫県立大学大学院応用情報科学研究科

• 松中 栄貴

  兵庫県立大学大学院応用情報科学研究科

• 伊地知 孝仁

  大阪大学大学院 情報科学研究科

• 橋本 昌宜

  大阪大学

• 冨田 雅彦

  中央大学大学院理工学研究科

• 宮島 淳企

  立命館大学理工学研究科

• 尾上 孝雄

  大阪大学大学院工学研究科情報システム工学専攻

• 草野 健次

  立命館大学理工学部電気電子工学科

• 木本 務

  大阪大学工学部

• 鴨志田 睦

  中央大学理工学部

• 三木 陽正

  立命館大学大学院理工学研究科

• 藤田 玄

  大阪大学大学院工学研究科情報システム工学専攻

• 築山 修治

  中央大学 理工学部 電気電子情報通信工学科

• 大類 乃介

  中央大学大学院理工学研究科

• 阿部 俊二

  国立情報学研究所

• 植畑 正樹

  中央大学理工学部電気電子情報通信工学科

• 吉川 雅弥

  名城大学理工学部

• 浅川 升平

  中央大学大学院理工学研究科

• 榊原 雄一

  中央大学大学院理工学研究科

• 竹田 忠司

  シャープ株式会社モバイル液晶事業本部

• 山本 克哉

  中央大学理工学部

• 羽賀 崇

  中央大学理工学部

• 吉田 裕樹

  中央大学大学院理工学研究科

• 島本 隆

  徳島大学工学部 電気電子工学科

• 島本 隆

  徳島大

• アルングスリサングチャイ イティチャイ

  キングモンクｰト工業大学

• 築山 修治

  大阪大学大学院工学研究科電子工学専攻

• 早川 二郎

  (株)東芝セミコンダクタ

• 藤田 隆生

  中央大学 電気・電子工学科

• 辻井 尚文

  中央大学 理工学部電気電子工学科

• 馬場 克敏

  中央大学 理工学部電気電子工学科

• 有吉 弘

  愛媛大学工学部 電気電子工学科

• 生[ザキ] 文彦

  中央大学理工学部電気電子工学科

• 小幡 篤敬

  中央大学大学院理工学研究科

• 柳川 英輝

  立命館大学理工学部

• 三木 陽正

  立命館大学理工学研究科

• 宇田川 治

  中央大学理工学部

• 鈴木 雅彦

  中央大学理工学部

• 海老沢 義三

  中央大学理工学部

• アルンスリサングチャイ イティチャイ

  キングモンクート工科大学ラクラバン工学部

• Arungsrisangchai Itthichai

  キングモンクート工科大学ラクラバン工学部

• 金 武完

  東京情報大学

• 阿部 俊二

  国立情報学砥究所

• アム トラン・ディン

  大阪大学大学院工学研究科電子工学専攻

• 阿部 俊三

  国立情報学研究所

• 三浦 聡一郎

  中央大学理工学研究科

• 宇野 新太郎

  華為技術日本株式会社

• 藤森 智幸

  中央大学大学院理工学研究科

• 石原 完

  立命館大学理工学部電子情報デザイン学科

• 阿部 峻二

  学術情報センター

• 冨田 雅彦

  中央大学理工学部電気電子情報通信工学科

• 築山 修治

  大阪大学工学部

• 高橋 真悟

  中央大学大学院電気電子情報通信工学専攻

• 吉川 雅弥

  Jst‐crest

• 三木 陽生

  立命館大学大学院理工学研究科

• 水津 太一

  中央大学大学院理工学研究科

• 福井 正博

  立命館大学 理工学部 電子情報デザイン学科

• 長田 賢明

  立命館大学理工学部電子情報デザイン学科

• 吉川 雅弥

  名城大学理工学研究科

• 石原 完

  立命館大学大学院理工学研究科

もっと見る 閉じる

著作論文

• 統計的静的遅延解析手法における相関の取り扱いについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• nMOSレベルシフタ回路の性能比較(低消費電力回路,システムオンシリコンを支える設計技術)
• グラウンド平面・シールド配線によるシステム・オン・パネルの配線間容量の低減と容量見積りの容易化(レイアウト設計,システムLSI設計とその技術)
• システム液晶のための配線容量抽出手法(レイアウト設計検証, システムLSIの設計技術と設計自動化)
• システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 領域分割による配線間容量モデル化手法について(通信と非線形特集及び一般)
• 製造ばらつきを考慮したDフリップフロップの性能評価
• 配線間容量モデル化とその評価について
• 製造ばらつきを考慮したマクロセルレイアウト合成システム
• 統計的静的遅延解析における偽パス除去手法について
• CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
• マクロセルの最適レイアウト合成システム
• 入力遷移時間を考慮した高フィデリティ配線遅延見積もりの一手法
• A-3-7 遅延の相関を考慮した統計的静的遅延解析手法の性能評価
• 製造ばらつきを考慮したマクロセルレイアウト合成システム
• CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
• CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
• マクロセルの最適レイアウト合成システム
• nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 小型LCD駆動回路用タイミングパルス生成回路の自動レイアウトシステム(性能及び製造性考慮物理設計,システムオンシリコンを支える設計技術)
• 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
• 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
• 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
• 製造ばらつきを考慮したDフリップフロップの性能評価
• トップダウン型遅延最小化配線の一手法
• 統計的静的遅延解析における偽パス除去手法について
• 統計的静的遅延解析における偽パス除去手法について
• 電圧および温度変動を考慮した遅延ばらつきモデル構築の一手法(製造性考慮設計,システムオンシリコンを支える設計技術)
• 統計的設計のための2つの指標の評価(低消費電力回路,システムオンシリコンを支える設計技術)
• マルチチップモジュｰル向き高速配線システム
• アニーリング法における段階的近傍制限手法について(グラフ,ペトリ,ニューラルネット,及び一般)
• アニーリング法における段階的近傍制限手法について(グラフ,ペトリ,ニューラルネット,及び一般)
• アニーリング法における段階的近傍制限手法について
• 統計的タイミング解析のための遅延およびスリューの分布表現手法について(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 統計的タイミング解析のための遅延およびスリューの分布表現手法について(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 統計的タイミング解析のための遅延およびスリューの分布表現手法について(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 統計的タイミング解析のための遅延およびスリューの分布表現手法について(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 混合正規分布を用いた統計的タイミング解析手法の精度向上について(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
• パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• 4.製造ばらつきを考慮した自動設計手法(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• CADツールの使い方? : タイミング解析を中心に(低消費電力設計,信号処理,LSI,及び一般)
• CADツールの使い方? : タイミング解析を中心に(低消費電力設計,信号処理,LSI,及び一般)
• CADツールの使い方? : タイミング解析を中心に(低消費電力設計,信号処理,LSI,及び一般)
• VLSIのフロアプラン最適化における解の評価手法について
• IT 社会における電子技術者
• フロアプラン最適化における解の評価手法について
• A-3-22 最適3端子Elmore配線木について
• Elmore遅延の重み付き総和最小化配線問題に関する一考察
• グラフの極小Separating Setの列挙について
• グラフの極小separating setの列挙について
• BDDの分割によるパストランジスタ論理回路の生成に関する一考察
• BDDの分割によるパストランジスタ論理回路の生成に関する一考察
• 木状ネットワークにおけるp-回収問題に対する新手法
• 並列配線のための仮想端子位置決定問題に対する一手法
• 並列配線手法における仮想端子位置決定問題について
• nMOSレベルシフタ回路の性能比較手法について(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 液晶ディスプレイ用サンプリング回路におけるサンプリングパルスとトランジスタサイズの最適設計手法(VLSI設計技術とCAD)
• 遷移時間ばらつきを考慮した統計的タイミング解析に関する一考察
• 液晶ディスプレイ用サンプリング回路の最適性について(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 液晶ディスプレイ用サンプリング回路の最適性について(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 画素充電率制約を満足する液晶ドライバ回路のトランジスタサイズ決定技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 画素充電率制約を満足する液晶ドライバ回路のトランジスタサイズ決定技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
• A-3-4 液晶ディスプレイ用サンプリング回路の設計手法について(A-3.VLSI設計技術,基礎・境界)
• ハイブリッド階層型多層概略配線手法
• システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 配線間容量モデル化とその評価について
• 配線間容量モデル化とその評価について
• nMOSダイナミック論理を用いた液晶駆動回路の設計手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• nMOSダイナミック論理を用いた液晶駆動回路の設計手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 数式入力システムXeedのTEX対応への拡張
• 数式エディタXeedの試作
• 卓上出版における最適行構成手法に関する一考察(ネットワークプロセッサ,通信のための信号処理,及び一般)
• 卓上出版における最適行構成手法に関する一考察(ネットワークプロセッサ,通信のための信号処理,及び一般)
• 卓上出版における最適行構成手法に関する一考察(ネットワークプロセッサ,通信のための信号処理,及び一般)
• ゲ-トアレイ方式LSIに対する一グロ-バル配線手法 (LSI特集) -- (配置・配線CAD)
• パス遅延の相関を考慮した統計的静的遅延解析手法の実装とその評価(VLSI設計技術とCAD)
• 正規分布を用いた統計的静的遅延解析手法の性能評価(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 正規分布を用いた統計的静的遅延解析手法の性能評価(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 正規分布を用いた統計的静的遅延解析手法の性能評価(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 正規分布を用いた統計的静的遅延解析手法の性能評価(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• A-3-5 統計的静的遅延解析手法の高速化プログラミング(A-3.VLSI設計技術,基礎・境界)
• Elmore遅延を用いた配線遅延ばらつきの相関計算手法(プロセス・デバイス・回路シミュレーション及び一般)
• Elmore遅延を用いた配線遅延ばらつきの相関計算手法(プロセス・デバイス・回路シミュレーション及び一般)
• 木の変換手法を用いた配線木型状最適化の一手法
• 混合正規分布を用いた統計的静的遅延解析手法の性能評価(DFM,システムオンシリコンを支える設計技術)
• 混合正規分布統計的最大値演算における最適性評価の一考察(DFM,システムオンシリコンを支える設計技術)
• 移動通信ネットワークにおける適応型リソース割当て方式(モバイルNW)
• A-3-2 CMOSインバータの出力波形ばらつきの記号解法について(A-3.VLSI設計技術,一般講演)
• 2頂点間のすべての順路の一生成手法とその応用
• カットセットの列挙法について
• 有向グラフのすべてのサイクルを求めるための一手法
• 拘束を入れた割当問題の計算複雑度について(グラフ理論とその応用)
• 外部端子割当問題の計算複雑度について
• 経年劣化を考慮した統計的遅延解析の一手法
• 経年劣化を考慮した統計的遅延解析の一手法
• 上下のトラック数が2以下の一行一層配線手法について
• 経年劣化を考慮した統計的遅延解析の一手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
• A-3-21 組合せ回路においてあるパスがクリティカルになる確率
• NBTIを考慮した電源配線最適化の一手法 (VLSI設計技術)
• ビア信頼性を考慮した電源配線最適化手法(VLSI設計技術とCAD)
• ハミルトン閉路を持つ最小ILFIグラフの性質について
• 最小ILFIグラフの性質について
• 統計的静的遅延解析手法における相関の取り扱いについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 経年劣化を考慮した統計的遅延解析の一手法 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
• システムオングラス液晶ディスプレイの入力信号配線幅設計に関する一考察(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
• NBTIを考慮した電源配線最適化の一手法(信頼性,システムオンシリコンを支える設計技術)
• 経年劣化を考慮した統計的遅延解析の一手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 経年劣化を考慮した統計的遅延解析の一手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 高速 Hi-Fi CAD ツールへの要求(新しい実装技術の発展をめざして)
• 矩形双対グラフの一列挙法
• VLSIの最適レイアウト (大規模システム)
• ゲ-トアレイ方式LSIの端子割当問題に対する一手法 (LSI特集) -- (配置・配線CAD)

もっと見る 閉じる

スポンサーリンク