田中 正和 | 松下電器産業株式会社半導体先行開発センター
スポンサーリンク
概要
関連著者
-
田中 正和
松下電器産業株式会社半導体先行開発センター
-
福井 正博
松下電器産業株式会社 半導体研究センター
-
福井 正博
松下電器産業 半導体先行開セ
-
福井 正博
立命館大学理工学部
-
築山 修治
中央大学理工学部
-
築山 修治
中央大学理工学研究科
-
福井 正博
立命館大学理工学部電子情報デザイン学科
-
西本 周二
中央大学理工学部電気電子情報通信工学科
-
築山 修治
中央大学理工学部電気電子情報通信工学科
-
玉井 大樹
中央大学理工学部電気・電子工学科
-
秋濃 俊郎
松下電器産業株式会社 半導体研究センター
-
四宮 典子
松下電器産業株式会社半導体研究センター
-
雑賀 俊二
松下電器産業株式会社半導体研究センター
-
雑賀 俊二
松下電器産業株式会社 半導体研究センター
-
四宮 典子
松下電器産業株式会社半導体開発本部半導体先行開発センター
著作論文
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (電子システムの設計技術と設計自動化)
- トランジスタのサイズと折り返しとの同時最適化手法
- レイアウトを考慮したトランジスタサイジングの一手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- レイアウトを考慮したトランジスタサイジングの一手法