トランジスタのサイズと折り返しとの同時最適化手法
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, 性能および面積の観点からライブラリ設計においてトランジスタの折り返し段数を最適化する手法について報告する. 従来のトランジスタの性能最適化手法では, サイズすなわちゲート幅のみが最適化の対象であり, 折り返し段数はレイアウト設計時に性能を考慮せずに決定されていた. 一方, われわれは, トランジスタの拡散共有や折り返しが性能および面積に与える影響を推定し, トランジスタサイズを決定する手法を提唱してきた[4]. 今回, 性能最適化の観点からトランジスタサイズだけでなく折り返し段数をも決定する手法について報告する. 実験の結果, トランジスタサイズのみを最適化した場合と比較して, ライブラリセルの遅延を最大15%改善できることがわかった.
- 社団法人電子情報通信学会の論文
- 1999-03-03
著者
関連論文
- スタンダードセル方式ブロックの形状見積りの方法と評価
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (電子システムの設計技術と設計自動化)
- トランジスタのサイズと折り返しとの同時最適化手法
- レイアウトを考慮したトランジスタサイジングの一手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- リーフセル合成のための一配線手法(電子システムの設計技術と設計自動化)
- リーフセル用配線システム
- リーフセル用配線システム
- シｰ･オブ･セルズ型レイアウト･アｰキテクチャの提案 : 最適なセル列高さに合わせたリｰフ･セル再合成
- VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
- VLSIのリーフセル合成に関する一手法(コンパクション方法の開発とその評価)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- レイアウトを考慮したトランジスタサイジングの一手法
- セル合成におけるトランジスタ配置手法
- 屈曲ゲートを用いたセルレイアウト最適化手法
- トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法