VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
スポンサーリンク
概要
- 論文の詳細を見る
従来のセル合成方法は、Uehara他の方法[1]に代表されるように、線形配置と前提とするものが主流であった。本文では、人手設計並の高集積なリーフセルの合成を目指して、より汎用的な2次元配置モデルに対応したセル合成手法を提案する。特に、2次元配置モデルに対応し、できるだけコンタクトの発生を抑えた配線方法と、2次元コンパクションに関する新手法を提案する。実際の回路の合成に適用し、人手設計並の好結果が得られた。
- 社団法人電子情報通信学会の論文
- 1994-10-27
著者
-
福井 正博
松下電器産業株式会社 半導体研究センター
-
秋濃 俊郎
松下電器産業株式会社 半導体研究センター
-
福井 正博
松下電器産業株式会社半導体開発本部半導体先行開発センター
-
福井 正博
松下電器産業 半導体先行開セ
関連論文
- スタンダードセル方式ブロックの形状見積りの方法と評価
- フラクタル次元を利用したVLSIレイアウト向きクラスタリング手法
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (電子システムの設計技術と設計自動化)
- トランジスタのサイズと折り返しとの同時最適化手法
- レイアウトを考慮したトランジスタサイジングの一手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- リーフセル合成のための一配線手法(電子システムの設計技術と設計自動化)
- リーフセル用配線システム
- リーフセル用配線システム
- シｰ･オブ･セルズ型レイアウト･アｰキテクチャの提案 : 最適なセル列高さに合わせたリｰフ･セル再合成
- VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
- VLSIのリーフセル合成に関する一手法(コンパクション方法の開発とその評価)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- レイアウトを考慮したトランジスタサイジングの一手法
- セル合成におけるトランジスタ配置手法
- 屈曲ゲートを用いたセルレイアウト最適化手法
- トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法
- 高速・高精度MOSタイミングシミュレータ
- MOSトランジスタのモデル化と高速な回路シミュレｰション手法