リーフセル合成のための一配線手法(<特集>電子システムの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
リーフセルのための有効な配線モデルと配線最適化手法を提案する.高さ方向のサイズが固定されているが, 配線領域内の配置要素の上下移動が可能であるレイアウトモデルを前提とする.格子列全体と, 格子列を配置要素により分割した区分配線領域の両方に対し, 通過可能な配線本数である容量を定義し, これらの容量を管理することにより高さ制約を満足させる.また容量違反と設計規則違反の両方を, コスト関数を用いて管理し, 引きはがし再配線により配線経路の最適化を行う.実験により, 容量違反と設計規則違反の両方が改善されていく度合いを示し, 結果として配線の最適化が行われることを示す.本手法は, 実際のセル開発で使用され, 実用的効果を上げている.
- 一般社団法人情報処理学会の論文
- 2000-04-15
著者
-
福井 正博
松下電器産業株式会社 半導体研究センター
-
四宮 典子
松下電器産業株式会社半導体研究センター
-
福井 正博
松下電器産業株式会社半導体開発本部半導体先行開発センター
-
濱脇 浩二
株式会社松下ソフトリサーチ
-
四宮 典子
松下電器産業株式会社半導体開発本部半導体先行開発センター
-
福井 正博
松下電器産業 半導体先行開セ
関連論文
- スタンダードセル方式ブロックの形状見積りの方法と評価
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (電子システムの設計技術と設計自動化)
- トランジスタのサイズと折り返しとの同時最適化手法
- レイアウトを考慮したトランジスタサイジングの一手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- リーフセル合成のための一配線手法(電子システムの設計技術と設計自動化)
- リーフセル用配線システム
- リーフセル用配線システム
- シー・オブ・セルズ型レイアウト・アーキテクチャの提案 : 最適なセル列高さに合わせたリーフ・セル再合成
- VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
- VLSIのリーフセル合成に関する一手法(コンパクション方法の開発とその評価)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- レイアウトを考慮したトランジスタサイジングの一手法
- セル合成におけるトランジスタ配置手法
- 屈曲ゲートを用いたセルレイアウト最適化手法
- トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法