レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (<特集>電子システムの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
トランジスタの拡散領域の容量やレイアウト面積を正確に推定するモデルと, そのモデルに基づいたトランジスタサイズ最適化手法について記述する. 従来の手法^<1)〜3)>では, レイアウト後の面積や容量は, トランジスタ幅に比例するという簡単なモデルが用いられていた. 一方, 本手法では, 面積や容量の値がトランジスタの拡散共有の有無によって大きく変化することに着目し, セル構造の制約の下でのトランジスタのサイズや接続関係等から, トランジスタの拡散共有の行われる箇所を推定することにより正確に容量や面積を推定している. 実験の結果, 従来モデルを使用した場合と比較して, 標準セルライブラリの遅延を最大15%改善できることが分かった.
- 社団法人情報処理学会の論文
- 1999-04-15
著者
関連論文
- スタンダードセル方式ブロックの形状見積りの方法と評価
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- レイアウトを考慮した容量/面積推定モデルおよびトランジスタサイズ最適化手法 (電子システムの設計技術と設計自動化)
- トランジスタのサイズと折り返しとの同時最適化手法
- レイアウトを考慮したトランジスタサイジングの一手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- リーフセル合成のための一配線手法(電子システムの設計技術と設計自動化)
- リーフセル用配線システム
- リーフセル用配線システム
- シｰ･オブ･セルズ型レイアウト･アｰキテクチャの提案 : 最適なセル列高さに合わせたリｰフ･セル再合成
- VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
- VLSIのリーフセル合成に関する一手法(コンパクション方法の開発とその評価)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- レイアウトを考慮したトランジスタサイジングの一手法
- セル合成におけるトランジスタ配置手法
- 屈曲ゲートを用いたセルレイアウト最適化手法
- トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法