マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
本研究では,マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法を提案する.近年消費電力の削減が問題となっており,特にリーク電力の削減が非常に重要な課題となっている.リーク電力削減を実現するためには,不要な回路モジュールの電源をOFFにするパワーゲーティングが有効な手段として知られている.そこで,本研究では細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法を提案する.提案する命令スケジューリング手法はマルチサイクル演算に対応し,0-1線形整数計画として定式化されている.評価実験より,性能優先命令スケジューリングが必ずしも消費電力最小命令スケジューリングが得られるとは限らないことが確認された.
- 2011-02-23
著者
-
谷口 一徹
立命館大学理工学部
-
福井 正博
立命館大学理工学部
-
福井 正博
立命館大学電気情報デザイン学科
-
冨山 宏之
立命館大学理工学部
-
内田 充哉
立命館大学理工学部電子情報デザイン学科
-
冨山 宏之
立命館大学理工学部電子情報デザイン学科
-
福井 正博
立命館大学
-
谷口 一徹
立命館大学理工学部電子情報デザイン学科
-
福井 正博
立命館大 理工
-
谷口 一徹
立命館大学
-
福井 正博
立命館大学 理工学部 電子情報デザイン学科
-
谷口 一徹
立命館大学 理工学部 電子情報デザイン学科
-
福井 正博
立命館大学大学院理工学研究科
-
冨山 宏之
立命館大学
-
内田 充哉
立命館大学
関連論文
- GPGPUによる電源配線シミュレーションの高速化手法と評価(システム設計,物理設計及び一般)
- GPUを用いた超並列電源シミュレータの一検討(低消費電力設計,システムオンシリコンを支える設計技術)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (ディペンダブルコンピューティング)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (コンピュータシステム)
- 低消費電力で高性能な再構成可能プロセッサのためのアーキテクチャの系統的探索手法(研究会推薦博士論文速報)
- 高位合成を有効活用するか?活用をあきらめるか?(システム設計及び一般)
- 高位合成を有効活用するか?活用をあきらめるか?(パネル討論,システム設計及び一般)
- 超高精細映像のJPEG2000エンコーダVLSIアーキテクチャの検討(回路技術(一般、超高速・低電力・高機能を目指した新アーキテクチャ))
- リーフセル回路最適化手法(システムLSIの設計技術と設計自動化)
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- 統計的静的遅延解析における偽パス除去手法について
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 製造ばらつきを考慮したマクロセルレイアウト合成システム
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
- マクロセルの最適レイアウト合成システム
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般)
- ハイレベルフロアプランシステムにおける電源配線最適化手法の提案(システム設計及び一般)
- ハイレベルフロアプランシステムにおける電源配線最適化手法の提案(微細化関連技術,システム設計及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 電源配線における多次元最適化問題の一手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 統計的静的遅延解析における偽パス除去手法について
- 統計的静的遅延解析における偽パス除去手法について
- 電圧および温度変動を考慮した遅延ばらつきモデル構築の一手法(製造性考慮設計,システムオンシリコンを支える設計技術)
- LSIブロックのための柔軟な電力遅延マクロモデルの提案(システム設計及び一般)
- LSIブロックのための柔軟な電力遅延マクロモデルの提案(微細化関連技術,システム設計及び一般)
- ITS画像処理アルゴリズムの数学的記述から電子システム記述への変換の一手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- ITS画像処理アルゴリズムの数学的記述から電子システム記述への変換の一手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 回路シミュレーション高速化のためのハードウエアアルゴリズムの一実現
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- FPGAを用いた回路シミュレーション高速化の一検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 混合正規分布を用いた統計的タイミング解析手法の精度向上について(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- 回路モジュールの再利用を考慮したRTL電力シミュレータの一構成と評価
- RTL電力ライブラリ構築の一手法(低消費電力設計,システムオンシリコンを支える設計技術)
- パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- C言語からの高位合成を用いたハードウェア最適化に関する一検討(プロセッサ, DSP, 画像処理技術及び一般)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 回路モジュールの再利用を考慮したRTL電力シミュレータの一構成と評価
- 順序回路に対するRTL電力マクロモデル化の一手法
- 実動作に近い電池充放電シミュレータの開発(低消費電力設計,システムオンシリコンを支える設計技術)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般)
- 順序回路に対するRTL電力マクロモデル化の一手法 (ディペンダブルコンピューティング)
- 順序回路に対するRTL電力マクロモデル化の一手法 (VLSI設計技術)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- MTCMOSパワーゲーティング回路の性能モデル化の一検討(低消費電力設計,信号処理,LSI,及び一般)
- RTL電力マクロモデルの高精度化の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位記述言語を用いた画像処理向けディジタルシステム設計の効率化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位記述言語を用いた画像処理向けディジタルシステム設計の効率化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 自動車用白線認識アルゴリズムの一実現(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 分枝限定法に基づく組込み向けVLIW型プロセッサのアーキテクチャ探索手法(プロセッサ設計,システムオンシリコンを支える設計技術)
- マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術)
- 学生および若手技術者による組込みシステム技術に関するサマースクールの実践
- 組込みシステム向けメニーコア用OpenCL環境
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
- 組込みシステム向けメニーコア用OpenCL環境
- 組込みシステム向けメニーコア用OpenCL環境 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- 等電力曲線モデルに基づく高精度・高効率RTL電力マクロモデル
- 領域別回帰分析に基づく高精度・高効率RTL電力マクロモデリング手法 (低消費電力設計)
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
- 電力需要のピークカットに貢献する蓄電池マネジメント手法
- 電力需要のピークカットに貢献する蓄電池マネジメント手法
- QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 局所領域フィッティングによる高精度・高効率RTL電力マクロモデル(VLSI設計技術研究専門委員会推薦論文)(VLSI設計技術とCAD)
- クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)
- クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)