QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
スポンサーリンク
概要
- 論文の詳細を見る
多数のコアを用いて性能向上を図るメニーコア化が進むにつれ,スケーラビリティに優れたNoC(Network-on-Chip)が注目を集めている.本研究では,オープンソースのCPUシミュレータであるQEMUと,業界標準のシミュレーション言語であるSystemCを用いて,高速なNoC向け仮想プラットフォームを開発した.開発した仮想プラットフォームを利用することで,NoC上で動作するソフトウェアの開発を実機完成前の早期から行うことができ,開発期間の短縮を図ることができる.実験を通じて,本仮想プラットフォーム上でNoCの仮想環境を簡単に構築できること,実用的な時間でNoCをシミュレーションできること,様々なCPUに対応できることを確認した.
- 2012-02-24
著者
-
谷口 一徹
立命館大学理工学部
-
冨山 宏之
名古屋大学大学院情報科学研究科
-
冨山 宏之
九州大学大学院システム情報科学研究科
-
冨山 宏之
名古屋大学
-
冨山 宏之
財団法人九州システム情報技術研究所
-
冨山 宏之
立命館大学理工学部
-
富山 宏之
九州大学大学院システム情報科学研究科
-
稗田 拓路
大阪大学 大学院情報科学研究科
-
谷口 一徹
立命館大学理工学部電子情報デザイン学科
-
谷口 一徹
立命館大学
-
稗田 拓路
立命館大学理工学部
-
中島 啓太
立命館大学理工学部
-
冨山 宏之
立命館大学
-
稗田 拓路
立命館大学
-
中島 啓太
立命館大学 理工学部
関連論文
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- GPGPUによる電源配線シミュレーションの高速化手法と評価(システム設計,物理設計及び一般)
- 組込みシステムのタスク内DVFSのための実行トレースマイニング(コンパイラ,システムオンシリコンを支える設計技術)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (ディペンダブルコンピューティング)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (コンピュータシステム)
- タスク優先度を考慮した時間保護スケジューリングアルゴリズム(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- A scratch-pad memory management framework for embedded real-time systems (VLSI設計技術)
- AS-1-3 システムレベル設計環境System Builderを用いたAES暗号化システムの設計事例(AS-1.高位設計・検証,シンポジウムセッション)
- プリエンプティブなマルチタスク環境におけるスクラッチパッドメモリ領域分割法(組込みシステム技術)