組込み自己テストにおける温度均一化制御(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
スポンサーリンク
概要
- 論文の詳細を見る
LSIの微細化及び高速化に伴い,製造不良や出荷後の劣化による微小遅延欠陥がチップの信頼性に関わる重要な問題となっている.微小遅延欠陥は遅延テストや遅延測定によって検出されるが,回路の遅延値は,測定時の回路温度などによっても変動する.テスト時のチップ上の時間的及び空間的な温度変動は遅延測定精度に影響し,微小遅延欠陥の検出を妨げる要因となる.本稿では,組込み自己テスト(BIST)における高精度遅延テストを実現するため,BIST時の回路温度均一化手法を提案する.提案手法では,スキャンFFの出力にマスク回路を付加し,スキャンシフト時のFF出力の信号遷移を制御して組合せ回路部分の電力を調節することにより,回路温度均一化を行う.これにより,テスト時間及び故障検出率への影響なしに回路湿度均一化を実現できる.ベンチマーク回路を用いた実験により,提案手法を用いることで回路湿度の均一化が可能であることを示す.
- 2011-11-21
著者
関連論文
- 量子計算の並列シミュレーションにおける通信量削減手法(計算論,計算モデル)
- インタラクティブ・スーパーコンピューティング環境の実現に向けて
- パス情報を用いた分岐フィルタ機構(プロセッサアーキテクチャ)
- スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- FPGAのスイッチマトリクスを対象としたソフトエラー対策(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
- 複数スレッドを用いた自動メモ化プロセッサのオーバヘッド削減手法(ARC-7:マルチコア2,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 演算器アレイ型プロセッサのための命令スケジューラの設計と評価(コンピュータシステム技術3,組込み技術とネットワークに関するワークショップ ETNET2010)
- 複数イタレーションの一括再利用による並列事前実行の高速化
- VLIW型命令キューを持つスーパスカラプロセッサの命令スケジューリング機構
- 演算器アレイ型アクセラレータのための命令変換手法の検討
- 演算器アレイ型プロセッサのための命令スケジューラの設計と評価(コンピュータシステム技術3,組込み技術とネットワークに関するワークショップETNET2010)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 自動メモ化プロセッサにおける消費エネルギー制御
- LC-005 自動メモ化プロセッサの消費エネルギー評価(ハードウェア・アーキテクチャ)
- 自動メモ化プロセッサの低消費エネルギー化(ARC-7 : 低消費電力アーキテクチャ,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 並列化および再利用によるGAの高速化(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 再利用における連想記憶の必要容量および管理アルゴリズムの評価(最適化,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 再利用における連想記憶の必要容量および管理アルゴリズムの評価(最適化, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 高信頼セルによる演算器の耐故障性と遅延時間の評価(ARC-11:高信頼性および応用システム,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 細粒度命令分解と少品種セルによる高信頼化アーキテクチャの提案(Inventive and Creative Architecture特別セッションII)
- パイプラインプロセッサ上でのMIN-TAGE予測器の性能評価(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- パイプラインプロセッサ上でのMIN-TAGE予測器の性能評価(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 線形アレイVLIWプロセッサにおける適応性検討
- 線形アレイVLIWプロセッサにおける適応性検討
- 3wayから9Nwayに至る最近のVLIW研究紹介(分散システム,ネットワーク技術及び一般)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- ノンスキャンBISTを実現するテスト容易化設計の線形計画問題
- 再利用によるGAの高速化手法(計算科学)
- 3次元形状モデリングにおける立体集合演算の並列処理方式
- 異種命令SMTプロセッサOROCHIの実装と分析(ARC-1:アーキテクチャ1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 異種命令混在実行プロセッサにおけるプロセススケジューリング手法(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 異種命令混在実行プロセッサにおけるプロセススケジューリング手法(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 異種命令混在実行のためのVLIW型命令キューの設計(プロセッサアーキテクチャ)
- SRAMベースFPGAにおける耐ソフトエラーLUT構成法(リコンフィギャラブルシステム2,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 異種命令セットを同時に実行するマルチスレッディング・プロセッサの構成(OS-1 : 実行基盤)
- VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- OROCHI評価用集中命令ウィンドウ型スーパスカラの設計(プロセッサアーキテクチャ)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 量子計算の並列シミュレーションにおける通信量削減手法(HPC-8:アプリケーション,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- DS-1-4 耐故障性量子計算におけるエラー訂正回数の削減手法(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
- 演算器アレイにおける高信頼化命令写像手法
- 自動メモ化プロセッサの入力値エントリ統合による高速化
- 命令区間の特徴を用いた自動メモ化プロセッサの再利用率向上手法
- 演算器アレイ型アクセラレータにおけるローカルバッファの最適化
- N倍速を目指すVLIWプロセッサの構想(Inventive and Creative Architecture特別セッションI)
- 演算器アレイを拡張する細粒度時分割機構(学生・若手研究会)
- アレイ型アクセラレータにおける演算器間ネットワークの設計(ポスター講演,学生・若手研究会)
- 演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計(ポスター講演,学生・若手研究会)
- 多様なアクセスパターンに適応するアクセラレータ向けメモリアクセス機構
- 演算器の適応的冗長化による高効率DVS方式の提案(高信頼設計,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- 再利用対象区間の細分化による自動メモ化プロセッサの高速化
- 演算器アレイにおける冗長化オーバヘッドの少ない高信頼化手法の提案
- 組込み自己テストにおける温度均一化制御 (VLSI設計技術)
- 組込み自己テストにおける温度均一化制御 (ディペンダブルコンピューティング)
- セレクタ部に着目した演算器アレイ型アクセラレータの高信頼化手法 (コンピュータシステム・2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 異種命令セットアーキテクチャをもつ高電力効率SMTプロセッサの開発(システム開発論文,計算機システム)
- 二重化を用いた演算器アレイにおける故障箇所特定手法(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
- 大規模演算器アクセラレータのための複数FPGA連結手法(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
- 演算器アレイ型アクセラレータの実装とその分析(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- 組込み自己テストにおける温度均一化制御(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- 組込み自己テストにおける温度均一化制御(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- 演算器アレイ型アクセラレータの実装とその分析(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- 同期式設計から変換されたQDI回路のテスト生成法(テスト生成・レスト容易化設計,VLSI設計とテスト及び一般)
- 線形演算器アレー型アクセラレータを備えた高電力効率プロセッサの開発(計算機システム)
- 異種命令セットアーキテクチャをもつ高電力効率SMTプロセッサの開発
- 組込み自己テストにおける温度均一化制御
- 同期式設計から変換されたQDI回路のテスト生成法
- 組込み自己テストにおける温度均一化制御
- 大規模演算器アクセラレータのための複数FPGA連結手法
- 二重化を用いた演算器アレイにおける故障箇所特定手法
- コヒーレントキャッシュを用いたSoCのシステム設計技法
- 演算器アレイ型アクセラレータの実装とその分析
- 演算器アレイ型アクセラレータの実装とその分析
- 演算器アレーにおける高信頼化命令写像手法(計算機システム,学生論文)
- セレクタ部に着目した演算器アレイ型アクセラレータの高信頼化手法(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- フィルムコンピュータ実現に向けたエミュレータ専用小型CPUの検討(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 線形演算器アレー型アクセラレータを備えた高電力効率プロセッサの開発
- リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
- リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
- リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
- GCCのvectorizerを利用した演算器アレイ向け命令変換手法(並列処理,集積回路とアーキテクチャの協創〜新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献〜)
- コヒーレントキャッシュを用いたSoCのシステム設計技法(システム設計技術,システム設計及び一般)