動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究(リコンフィギャラブルアーキテクチャ)
スポンサーリンク
概要
- 論文の詳細を見る
近年,モバイル機器の多機能化に伴い,機能要求及び性能要求を満たすため,多くの専用ハードウェアを搭載する必要が出てきている.しかし,搭載する専用ハードウェアが増加すると,開発に掛かるコスト,時間さらに面積や消費電力が大きな問題となる.この問題を解決するハードウェアとして,動的再構成プロセッサアレイ(Dynamically Reconfigurable Processor Array, DRPA)が注目されている.DRPAは演算器の配列,演算器配列間の接続を切り替えるスイッチ,構成情報を保持するためのメモリ,構成情報を選択するコントローラなどから構成される.DRPAは,構成情報を必要に応じてメモリから読み込むことで回路の再構成を行うことができる,非常に柔軟性の高いアーキテクチャである.複数の専用ハードウェアの代替ハードウェアとして,DRPAを利用するためには,性能要求を満たすよう,DRPAを拡張する必要がある.本研究では,我々が開発しているDRPA,MuCCRA-3に対してマルチコア化を施し,DRPAのマルチコア化についての評価・検討を行った.MuCCRRA-3にコアへのタスク割り振り機構,コア間及び外部とのデータ転送バッファを実装し,MuCCRA-3 Multicore(MuCCRA-3M)を設計した.評価としてシングルコアのMuCCRA-3との面積比較及び3タスクのアプリケーション実行による性能比較を行った.性能評価において,3コアを利用したタスクのパイプライン実行により,シングルコアのMuCCRA-3と比較して,約2.7倍の性能を発揮することができた.
- 2010-05-06
著者
-
天野 英晴
慶応義塾大学
-
木村 優之
慶應義塾大学情報工学科
-
天野 英晴
慶應義塾大学理工学部
-
佐々木 瑛一
慶応義塾大学理工学部
-
齊藤 貴樹
慶応義塾大学理工学部
-
木村 優之
慶応義塾大学理工学部
-
天野 英晴
慶應義塾大学 理工学部
-
齊藤 貴樹
慶應義塾大学
-
佐々木 瑛一
慶應義塾大学理工学部
-
木村 優之
慶応義塾大学大学院
関連論文
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究 (リコンフィギャラブルシステム)
- 再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案 (リコンフィギャラブルシステム)
- マルチコンテキスト型動的リコンフィギャラブルプロセッサからコンテキストメモリをなくす方法の提案 (リコンフィギャラブルシステム)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
- WASMII:データ駆動型制御機構をもつMPLD
- 動的リコンフィギャラブルプロセッサの低電力化 (画像工学)
- 動的リコンフィギャラブルプロセッサの低電力化 (集積回路)
- 動的リコンフィギャラブルプロセッサの低電力化 (信号処理)
- MDX(MultiDimensional Crossbar) : 大規模並列計算機用結合網クラス
- Ether-Forwarding Engineを用いたRDMAコントローラの設計と実装 (ディペンダブルコンピューティング)
- Ether-Forwarding Engineを用いたRDMAコントローラの設計と実装(コンピュータシステム技術1,組込み技術とネットワークに関するワークショップ ETNET2010)
- Cell Broadband Engineを用いたスレッド仮想化環境の提案(ディペンダブルアーキテクシャ及び仮想化,ディペンダブルコンピューティングシステム及び一般)
- Impulse Cを用いたLine-Basedアーキテクチャ二次元離散ウェーブレット変換のFPGAへの実装(回路合成,組込み技術とネットワークに関するワークショップ ETNET2010)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- RHiNETの高速通信ライブラリPMv2による評価
- RHiNETの高速通信ライブラリPMv2による評価
- MDX(MultiDimensional Crossbar) : 大規模並列計算機用結合網クラス
- 動的リコンフィギャラブルプロセッサの低電力化
- 超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light(並列処理)
- 超並列計算機JUMP-1におけるMBP Core Architectureの評価
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- 教育用パイプライン処理マイクロプロセッサPICO^2の開発
- スケジューリングを考慮した多段結合網スイッチチップの実装
- 実レイアウトによるクロスバの性能評価
- マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装(リコンフィギャラブル応用3)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- Impulse Cを用いた離散ウェーブレット変換のFPGAへの実装(アプリケーション1,FPGA応用及び一般)
- 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
- H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- ハードウエア設計のマルチコンテキスト化手法
- 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究(リコンフィギャラブルアーキテクチャ)
- FPGAにおける演算パイプライン共有化のためのデータパス分類手法の提案(高信頼化技術・設計技術)
- 再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案(アーキテクチャ)
- マルチコンテキスト型動的リコンフィギャラブルプロセッサからコンテキストメモリをなくす方法の提案(アーキテクチャ)
- FPGA実装されたストリーム暗号CryptMTの評価(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- LANにおける音声/静止画/データ複合通信の制御法
- 並列計算機(SM)^2-IIへの汎用ニューラル・ネットワーク・シミュレータの実装
- 動的リコンフィギャラブルプロセッサにおける、2電源電圧の動的な割り当てによる電力削減機構の実装(低消費電力設計,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRA-3向け開発ツールの整備(開発環境,FPGA応用及び一般)
- クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 非同期スイッチの試作
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- マルチFPGAシステムFLOPS-2Dに向けたパイプライン構築手法の検討(HPCとアーキテクチャ,デザインガイア2009 VLSI設計の新しい大地)
- 多次元構造を持つMIN(並列処理)
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の試作
- 動的リコンフィギャラブルプロセッサプロジェクトMuCCRA : コンフィギャラブル設計環境、省電力化、三次元ワイヤレス接続(新しいシステムLSIの展望,デザインガイア2009 VLSI設計の新しい大地)
- DIMMnet-1プロトタイプによるバンド幅と大域演算性能の評価
- 超並列計算機に向き結合網:RDT
- 可変構造型デバイスを用いた神経回路網シミュレータの実現に関する検討(一般セッションF Funny Architecture II)
- 並行プロセス記述言語NCCの改良
- 並列計算機テストベッドATTEMPTの概観
- バス結合型並列計算機の交信用メモリの性能評価 (並列処理)
- 並列計算機テストベッドATTEMPTの実装と評価
- 効率良い並列処理をサポートするローカルエリア向けネットワークスイッチ
- マルチグレインDSMをサポートするWSクラスタJUMP-1/3
- 科学技術計算用並行記述言語NCC/iのプログラミング環境
- 高速通信インタフェースDIMMnet-1における通信プリミティブの実装と評価
- 軽量メモリーベース通信のためのネットワークインタフェース
- Pruning Cacheを用いた分散共有メモリのディレクトリ構成法(並列処理)
- ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化
- 並列計算機のための相互結合網シミュレータSPIDER
- 格子状接続並列計算機用マッピング : ローリングマッピングの効率的なPUアレイの実装例
- ハイパークロス網の拡張について
- 超並列向き結合網Recursive Diagonal Torusの諸特性
- 相互結合網RDTにおけるadaptive routing
- ニューラルネットワークに基づく細密配線アルゴリズムの並列計算機上への実装
- ニューラルネットワークに基づく並列自動配線アルゴリズム
- ATTEMPTのキャッシュコヒーレンシィプロトコル
- 分散型離散系シミュレーションのためのスケジューリング、マッピング手法の検討
- ATTEMPTの同期機構
- SSS型のMINにおけるhot spotの影響とメッセージ結合の効果
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の実機評価(FPGAアクセラレーター,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の実機評価(FPGAアクセラレーター,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の実機評価(FPGAアクセラレーター,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の提案(FPGAアクセラレーター,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の提案(FPGAアクセラレーター,FPGA応用及び一般)
- 超低電力アクセラレータSLD(Silent Large Datapath)の提案(FPGAアクセラレーター,FPGA応用及び一般)
- SSS-MIN用LSIチップの実装
- PE直結型動的リコンフィギャラブルプロセッサMuCCRA-Dの提案(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- 低消費電力アクセラレータSLD-2の実装と評価(低消費電力化)
- 低電力アクセラレータSLD-1におけるアプリケーションプログラムの最適化(低消費電力化)
- ATTEMPTにおけるIEEE Futurebusインタフェース
- 光結合によるマルチリードライトメモリ
- 多重出力可能なMINの性能評価
- 軽量メモリベース通信用ネットワークルータ
- 低電力アクセラレータCMA-1におけるウェーブパイプラインの適用(デバイスアーキテクチャ)
- 再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案 (コンピューティングシステム Vol.4 No.4)