WASMII:データ駆動型制御機構をもつMPLD

概要

論文の詳細を見る
MPLD(Multi-function Programmable Logic Device)は,コンフィグレーション情報用RAMを複数もつ書換え可能なゲートアレー(FPGA)であり,コンフィグレーション情報用RAM(結線情報ページ)の切換えにより大規模な論理回路を少量のハードウェアで実現できる可能性をもつ.しかし,結線情報ページの切換えにより,実現された順序回路内の記憶情報が消失するため,切換えの制御が因難であった.そこで,MPLDにデータ駆動型制御を取り入れることにより,大規模な演算回路を効率良く並列処理する機構WASMIIを提案する.WASMIIチップは,MPLDに結線情報ページのトークンを蓄える入力トークンレジスタと,ページ間のトークンの転送を行うトークンルータを付け加えた構造をもつ.対象とする問題のデータフローグラフは,コンフィグレーションRAMのサイズに相当するサブグラフに分割され割り付けられる.ページ内の演算は完全にデータ駆動型で実行され,全トークンがページ外に排出されたときに,入力にトークンが到着しているページのうちの一つがアクティブになる.トークンルータの拡張により容易に複数のWASMIIチップによる並列処理が可能になる.いくつかの問題についてのシミュレーションの結果,複数WASMIIチップにより並列処理の有効性が明らかになった.
1994-04-25

WASMII:データ駆動型制御機構をもつMPLD

スポンサーリンク

概要

著者

関連論文

スポンサーリンク