並列処理アルゴリズムを用いた多段合成による論理関数の主項の生成
スポンサーリンク
概要
- 論文の詳細を見る
論理関数の主項を高速に生成する手法として多段分割法が既に開発され,少変数においての有効性が示されたが,多変数に対応できない問題が残されている.本研究では多段分割法並列処理手法を取り入れることにより,多変数にも効率良く処理する並列アルゴリズムを提案し,シミュレーションによりその有効性を示す.
- 一般社団法人情報処理学会の論文
- 1995-03-15
著者
-
凌 暁萍
神奈川工科大学情報学部
-
鈴木 浩文
神奈川工科大学情報工学科
-
伊藤 貴
神奈川工科大学情報工学科
-
牧野 克友希
神奈川工科大学情報工学科
-
松島 秀人
神奈川工科大学情報工学科
-
後藤 公雄
神奈川工科大学情報工学科
関連論文
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- HOSMII:DRAM混載型FPGAに基づく仮想ハードウェアシステム
- WASMII:データ駆動型制御機構をもつMPLD
- データ駆動型制御機構付き MPLD を用いた並列処理マシン WASMIIの仮想化
- 移動通信とWeb地図配信技術を利用した地域危険情報サービスシステム
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスの生成法
- DRAM混載FPGAを用いたデータ駆動型仮想ハードウェア (並列処理)
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- 並列処理アルゴリズムを用いた多段合成による論理関数の主項の生成
- A-18-2 ディジタル文化における安全性 : 手書きサイン機構の導入について
- 多分枝展開法を用いた主項生成について
- 2分決定グラフ(BDD)使用による主項生成
- 積和型論理式の因数分解処理による多段合成
- 一線入力3段 NAND ゲート回路の行列法による最小化手法
- 論理関数主項の複数最小被覆の一導出法
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスMCCの生成
- 1線入力3段NANDゲ-ト回路の生成の一手法
- 一線入力論理多段NANDゲート回路の縮約法の検討
- 禁止用ループの使用による一線入力NANDゲート回路の生成の一手法
- 一線入力論理3段NANDゲート回路の一設計法
- 不完全指定順序回路の内部状態数最小化のためのLISP言語プログラム
- 2分探索木による論理関数の簡単化の一手法
- 隣接グル-プ生成法と分割法による論理関数の簡単化の一手法
- 主閉包集合の上限値設定による不完全指定順序回路の複数最小解の生成法
- 和トンパ翻訳エンジンとペイントデザインシステム : トンパ文字を描画の素材として(Inter Society(2),Inter Society-ユビキタスネットワーク社会における知的協調・連携基盤の創造)
- 和トンパ翻訳エンジンとペイントデザインシステム : トンパ文字を描画の素材として
- 人工生命音楽のための視覚的表現方法とその実装