禁止用ループの使用による一線入力NANDゲート回路の生成の一手法
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,一線入力NANDゲート回路の生成用として,従来のマップファクタリング法を改善した計算機向きの手法について提案している本論文では,まず理輪的にこのアルゴリズムの基となる原理を解明し,その原理にしたがって反昧さを排除した回路生成の手順を繰り返し,カルノー図上の全セルを埋め尽すまでこれを続ける.この場合許容ループと禁止用ループをカルノー図上に繰り返し設定するが,従来のマップファクタリング法のような試行錯誤的かつ発見的手法ではなく,許容ループの選択箆囲を一定の規則にしたがって唄確に設定し,その中から最大かつすべての許容ループを求め,さらにこれらの許容ループ群をそれまでに求めたすべての禁止用ループの組合せで禁止して所望の禁止用ループを抽出するようにしている.このアルゴリズムを用いたLISP言語プログラムによって3変数論理関数P同値類や4変数論理関数について回路生成の演算を行い,ゲート数については90%近くまで,段数については70%近くまで汲小回路に一致する回路が得られた.また,結果が汲小回路と一致し趣い関数にたいしては得られた結果を調べ,冗長結線を除去したり,ゲート出力の入力位置を移動したりする簡単な手法により最小化回路が得られた.
- 一般社団法人情報処理学会の論文
- 1989-05-15
著者
関連論文
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスの生成法
- 並列処理アルゴリズムを用いた多段合成による論理関数の主項の生成
- 多分枝展開法を用いた主項生成について
- 2分決定グラフ(BDD)使用による主項生成
- 積和型論理式の因数分解処理による多段合成
- 一線入力3段 NAND ゲート回路の行列法による最小化手法
- 論理関数主項の複数最小被覆の一導出法
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスMCCの生成
- 1線入力3段NANDゲ-ト回路の生成の一手法
- 一線入力論理多段NANDゲート回路の縮約法の検討
- 禁止用ループの使用による一線入力NANDゲート回路の生成の一手法
- 一線入力論理3段NANDゲート回路の一設計法
- 不完全指定順序回路の内部状態数最小化のためのLISP言語プログラム
- 2分探索木による論理関数の簡単化の一手法
- 隣接グル-プ生成法と分割法による論理関数の簡単化の一手法
- 主閉包集合の上限値設定による不完全指定順序回路の複数最小解の生成法