一線入力論理多段NANDゲート回路の縮約法の検討
スポンサーリンク
概要
- 論文の詳細を見る
一線入力論理多段縦続NANDゲート回路の設計法についてはマップファクタリング法を含む種々の方法か提案されており,著者も禁止用ループ法による設計法を提案した.しかしながら禁止用ループ法のみでは,すべての場合について最小回路が得られることは必ずしも保証されない.この対策として回路の縮約が考えられるが,文献による縮約法以外に明確な方法が見当らない.著者はこれまでに続いて,さらに縮約法を検討する.
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
関連論文
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスの生成法
- 並列処理アルゴリズムを用いた多段合成による論理関数の主項の生成
- 多分枝展開法を用いた主項生成について
- 2分決定グラフ(BDD)使用による主項生成
- 積和型論理式の因数分解処理による多段合成
- 一線入力3段 NAND ゲート回路の行列法による最小化手法
- 論理関数主項の複数最小被覆の一導出法
- 縮小探索行列法による不完全指定順序回路の最大両立性クラスMCCの生成
- 1線入力3段NANDゲ-ト回路の生成の一手法
- 一線入力論理多段NANDゲート回路の縮約法の検討
- 禁止用ループの使用による一線入力NANDゲート回路の生成の一手法
- 一線入力論理3段NANDゲート回路の一設計法
- 不完全指定順序回路の内部状態数最小化のためのLISP言語プログラム
- 2分探索木による論理関数の簡単化の一手法
- 隣接グル-プ生成法と分割法による論理関数の簡単化の一手法
- 主閉包集合の上限値設定による不完全指定順序回路の複数最小解の生成法