マルチFPGAシステムFLOPS-2Dに向けたパイプライン構築手法の検討(HPCとアーキテクチャ,デザインガイア2009 VLSI設計の新しい大地)
スポンサーリンク
概要
- 論文の詳細を見る
計算流体力学(CFD : Computational Fluid Dynamics)のアプリケーションの一つであるUPACSは実用性は高いが、複雑なメモリアクセスパターンにより、スーパーコンピュータを利用しても性能向上に限界がある。このようなアプリケーションに対してハードウェアによる高速化は有効だが、ASICを利用すると高いコストと開発時間が問題となる。一方、近年のFPGA資源の向上に伴いFPGAを利用した科学技術演算の高速化が報告されるようになってきた。そこで我々は、複数のFPGAを利用したマルチFPGAシステムであるFLOPS-2D上にUPACSの実装を行い、演算の高速化を目標とした研究を行っている。複数のFPGAを利用する際には、各FPGAに対して最適な回路構成を取れるような演算器の選択及び実装手法、最も理想性能に近い性能が得られる問題分割手法を模索する必要がある。本稿では、この前者の問題点に着目し各演算器の面積、性能を適切に設定するツールを作成し、このツールを利用したパイプラインによってソフトウェアの実行時間と比較して12.4倍程度の性能を見積った。
- 社団法人電子情報通信学会の論文
- 2009-11-26
著者
-
長名 保範
成蹊大学理工学部
-
天野 英晴
慶応義塾大学
-
田舎片 健太
慶應義塾大学理工部情報工学科
-
森下 博和
慶應義塾大学理工部情報工学科
-
藤田 直行
宇宙航空研究開発機構研究開発本部
-
天野 英晴
慶應義塾大学理工学部
-
森下 博和
慶応義塾大学理工学部情報工学科
-
田舎片 健太
慶応義塾大学理工学部情報工学科
-
長名 保範
成蹊大学理工学部情報科学科
-
藤田 直行
宇宙航空研究開発機構
-
藤田 直行
宇宙航空研究開発機構総合技術研究本部計算科学研究グループ
関連論文
- 代理処理の範囲拡大によるサーバ電力使用量削減のための基礎検討
- 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究 (リコンフィギャラブルシステム)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- FPGAを用いた汎用生化学シミュレータにおけるハードウェアモジュール自動生成アルゴリズムの実機評価(リコンフィギャラブル応用)
- CFD専用計算機FLOPS-2Dへ向けたUPACS制限関数群モジュール化の検討(リコンフィギャラブル応用)
- FPGAによるUPACSサブルーチンの高速化(リコンフィギャラブル応用)
- (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
- スレッドレベル並列性を活かす科学技術計算用FPGAシステムの提案(Inventive and Creative Architecture特別セッションIII)
- WASMII:データ駆動型制御機構をもつMPLD
- MDX(MultiDimensional Crossbar) : 大規模並列計算機用結合網クラス
- Ether-Forwarding Engineを用いたRDMAコントローラの設計と実装 (ディペンダブルコンピューティング)
- Ether-Forwarding Engineを用いたRDMAコントローラの設計と実装(コンピュータシステム技術1,組込み技術とネットワークに関するワークショップ ETNET2010)
- Cell Broadband Engineを用いたスレッド仮想化環境の提案(ディペンダブルアーキテクシャ及び仮想化,ディペンダブルコンピューティングシステム及び一般)
- Impulse Cを用いたLine-Basedアーキテクチャ二次元離散ウェーブレット変換のFPGAへの実装(回路合成,組込み技術とネットワークに関するワークショップ ETNET2010)
- クラウドコンピューティング環境におけるふくそう制御方式の適用領域評価
- クラウドコンピューティング環境における最適複数資源同時割り当てとふくそう制御方式
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- ネットワークとサーバの連携によるトータル電力使用量削減を実現する接続信号シーケンスの提案
- B-7-54 複数種別資源同時割り当てを前提とした公平性実現アルゴリズムの提案(B-7.情報ネットワーク,一般セッション)
- B-7-53 ネットワークとエンドシステムの連携によるトータル電力使用量削減のため接続信号シーケンス(B-7.情報ネットワーク,一般セッション)
- RHiNETの高速通信ライブラリPMv2による評価
- RHiNETの高速通信ライブラリPMv2による評価
- MDX(MultiDimensional Crossbar) : 大規模並列計算機用結合網クラス
- 超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light(並列処理)
- 超並列計算機JUMP-1におけるMBP Core Architectureの評価
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術)
- 教育用パイプライン処理マイクロプロセッサPICO^2の開発
- スケジューリングを考慮した多段結合網スイッチチップの実装
- 実レイアウトによるクロスバの性能評価
- マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装(リコンフィギャラブル応用3)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築(低消費電力化技術)
- Impulse Cを用いた離散ウェーブレット変換のFPGAへの実装(アプリケーション1,FPGA応用及び一般)
- 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
- H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- ハードウエア設計のマルチコンテキスト化手法
- FPGAを用いた高スループット確率モデル生化学シミュレータの設計と評価
- 動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究(リコンフィギャラブルアーキテクチャ)
- FPGAにおける演算パイプライン共有化のためのデータパス分類手法の提案(高信頼化技術・設計技術)
- 代理応答・処理の範囲拡大によるサーバ電力使用量削減方式の提案(省エネルギー)
- FPGA実装されたストリーム暗号CryptMTの評価(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- LANにおける音声/静止画/データ複合通信の制御法
- 並列計算機(SM)^2-IIへの汎用ニューラル・ネットワーク・シミュレータの実装
- 動的リコンフィギャラブルプロセッサにおける、2電源電圧の動的な割り当てによる電力削減機構の実装(低消費電力設計,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRA-3向け開発ツールの整備(開発環境,FPGA応用及び一般)
- クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 非同期スイッチの試作
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- マルチFPGAシステムFLOPS-2Dに向けたパイプライン構築手法の検討(HPCとアーキテクチャ,デザインガイア2009 VLSI設計の新しい大地)
- 多次元構造を持つMIN(並列処理)
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の試作
- 動的リコンフィギャラブルプロセッサプロジェクトMuCCRA : コンフィギャラブル設計環境、省電力化、三次元ワイヤレス接続(新しいシステムLSIの展望,デザインガイア2009 VLSI設計の新しい大地)
- RC-012 FPGAに基づく生化学シミュレータにおける反応速度式の類似性に着目したパイプライン自動構築(ハードウェア・アーキテクチャ,査読付き論文)
- DIMMnet-1プロトタイプによるバンド幅と大域演算性能の評価
- 超並列計算機に向き結合網:RDT
- 可変構造型デバイスを用いた神経回路網シミュレータの実現に関する検討(一般セッションF Funny Architecture II)
- 並行プロセス記述言語NCCの改良
- 並列計算機テストベッドATTEMPTの概観
- バス結合型並列計算機の交信用メモリの性能評価 (並列処理)
- 並列計算機テストベッドATTEMPTの実装と評価
- 効率良い並列処理をサポートするローカルエリア向けネットワークスイッチ
- マルチグレインDSMをサポートするWSクラスタJUMP-1/3
- 科学技術計算用並行記述言語NCC/iのプログラミング環境
- 高速通信インタフェースDIMMnet-1における通信プリミティブの実装と評価
- 軽量メモリーベース通信のためのネットワークインタフェース
- Pruning Cacheを用いた分散共有メモリのディレクトリ構成法(並列処理)
- ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化
- 並列計算機のための相互結合網シミュレータSPIDER
- 格子状接続並列計算機用マッピング : ローリングマッピングの効率的なPUアレイの実装例
- ハイパークロス網の拡張について
- FPGAにおける演算パイプライン共有化のためのデータパス分類手法の提案
- 超並列向き結合網Recursive Diagonal Torusの諸特性
- 相互結合網RDTにおけるadaptive routing
- ニューラルネットワークに基づく細密配線アルゴリズムの並列計算機上への実装
- ニューラルネットワークに基づく並列自動配線アルゴリズム
- ATTEMPTのキャッシュコヒーレンシィプロトコル
- 分散型離散系シミュレーションのためのスケジューリング、マッピング手法の検討
- ATTEMPTの同期機構
- SSS型のMINにおけるhot spotの影響とメッセージ結合の効果
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般)
- 複数のFPGAを用いたデータフローマシン構築の検討(マルチFPGAシステム,FPGA応用及び一般)
- 複数のFPGAを用いたデータフローマシン構築の検討(マルチFPGAシステム,FPGA応用及び一般)
- 複数のFPGAを用いたデータフローマシン構築の検討(マルチFPGAシステム,FPGA応用及び一般)
- SSS-MIN用LSIチップの実装
- PE直結型動的リコンフィギャラブルプロセッサMuCCRA-Dの提案(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- ATTEMPTにおけるIEEE Futurebusインタフェース
- FaSTARにおける流束の面積分計算高速化のためのOut-Of-Order機構(科学技術計算)
- 光結合によるマルチリードライトメモリ
- 多重出力可能なMINの性能評価
- 軽量メモリベース通信用ネットワークルータ
- FaSTARのFPGA実装におけるOut-Of-Order機構の評価 (リコンフィギャラブルシステム)
- FaSTARのFPGA実装におけるOut-Of-Order機構の評価(リコンフィギャラブル応用,デザインガイア2011-VLSI設計の新しい大地-)