H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)

概要

論文の詳細を見る
H.264では従来の動画圧縮規格に比べて、はるかに高い圧縮効率が得られることが特徴であるが、そのために圧縮に必要な計算量が膨大となる。このため、組み込み用CPUのソフトウェアで実装する方法では十分な性能を実現することができない。動的リコンフィギャラブルプロセッサは、高い性能と低消費電力を実現する柔軟性のあるオフロードエンジンとして注目されている。しかし、H.264エンコーダのオフローディングに関して、実例の報告は少ない。これは、現在のH.264のエンコード処理が非常に複雑なので、複数のタスクの動的リコンフィギャラブルプロセッサへのオフロードが難しい点にある。NECエレクトロニクス社のDRP1の次世代の動的リコンフィギャラブルプロセッサSTPエンジンは、DMAの利用により、データ転送時間を隠蔽することでオフロードした複数のタスクを連続して実行できる機能を持つ。このため、複雑なH.264エンコーダのオフローディングも可能であると考えられる。本報告では、STPエンジンにH.264を実装する第一歩としてタスクの一部をオフローディングし、その演算速度の向上と、消費電力の低減を図る。H.264タスクの中のイントラ予測で利用されるsatdの値を求めるSATD8X8関数を実装し、メモリの読み出しや加算のバランスツリー化に関して考慮し、実行時間を最適化した。265MHzで動作するMIPS R3000と比較した結果、で約11倍の性能向上を実現した。
2009-11-26

H.264エンコーダのコア関数のSTPエンジンへの実装(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク