再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案(アーキテクチャ)

概要

論文の詳細を見る
近年のモバイル機器の多機能化にともない,モバイル機器をはじめとした組み込みデバイスには高機能化,低消費電力化が求められるようになってきている.これを達成するためのーつの手段として動的リコンフィギャラブルプロセッサアレイが注目されている.動的リコンフィギャラブルプロセッサ上で動作するアプリケーションはC言語のような高水準言語を用いて記述する.これまでに多くのコンパイラの開発が行われてきたが,それらの多くは性能に焦点を当てており,消費電力に焦点を当てたコンパイラはこれまでに研究なされていない.そこで,本研究では,動的リコンフィギャラブルプロセッサ向けのコンパイラ用いて消費電力を削減するマッピングアルゴリズムを提案する.既存のマッピング手法に加えて,各Processing Elementの演算の種類,オペランド値の再構成回数を最小に抑えることにより,消費電力を削減することができる.この手法を本研究室で開発している動的リコンフィギャラブルプロセッサのプロトタイプチップであるMuCCRA-3に適用し,評価を行った.通常のマッピングアルゴリズムを適用して生成したアプリケーションとの消費電力の比較を行い,平均して10.6%の電力を削減することができた.
2010-09-09

再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案(アーキテクチャ)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク