低消費電力アクセラレータSLD-2の実装と評価(低消費電力化)

概要

論文の詳細を見る
Silent Large Datapath (SLD)は,近年要求が高まる高性能低電力アクセラレータのための新しいアーキテクチャであり,最初のプロトタイプであるSLD-1を65nm CMOS processを用いて実装した.SLD-1は8×8の組み合わせ回路のみから成るPEアレイ,データァクセスを制御する小規模なμコントローラおよびデータメモリから構成さる.SLD-1の実チップは高いエネルギー効率を達成したが,一方でI/Oおよびμコントローラの性能,電力,柔軟性に問題があることがわかった.そこで,この点について改良したSLD-2を40nm CMOS processを用いて開発した.SLD-2ではPEアレイのサイズを10×8に拡張し,定数レジスタを増強した.また,μコントローラをパイプライン化するとともに,命令メモリをレジスタから専用IPを利用したメモリに変更した.さらに,PLLを搭載することにより,μコントローラにより高周波数のクロックを安定して供給できるようにしている.実チップでの評価の結果,SLD-2はSLD-1と比較して,最大1.24倍のエネルギー効率の向上が見られた.最大エネルギー効率は218MOPS/mWに達した.
2011-05-05