再構成デバイスMPLDの高密度実装に適した構成手法(デバイスアーキテクチャ2)

概要

論文の詳細を見る
近年,FPGA(Field Programmable Gate Array)などの再構成可能なPLD(Programmable Logic Device)が多く利用されている.我々は,メモリとしても使うことのできる再構成型デバイスであるMPLDの研究開発を行っている.MPLDは主にメモリとLUT(Look Up Table)の双方として使用可能なMLUTを論理要素として導入し,その配置と配線を工夫することでFPGAと同等以上の機能を実現できる可能性を持っている.現在までにMPLDアーキテクチャにおける構成手法の検討を行い,プロトタイプ版MPLD(ProtMPLD)のチップ試作等行ってきた.しかし,ProtMPLDはMPLDの基本構成で設計されており,実用的な回路として使用するための十分な検討を行われていない.そこで,本稿では,キャリールックアヘッド加算器を用いてMPLDに実装したトーラス網的離間配線を評価した.その結果,トーラス網的離間配線を利用することでMLUTの配線としての利用を抑え,より高密度にコンフィギュレーション可能であることがわかった.
2009-09-10