統合型トレースキャッシュにおける分岐予測器のシミュレーション評価(一般セッションF <特集>Funny Architecture II)
スポンサーリンク
概要
- 論文の詳細を見る
我々はトレースキャッシュと命令キャッシュを統合することにより, キャッシュ容量を効率的に使用する統合型トレースキャッシュを提案している.統合型トレースキャッシュでは, トレースデータをマルチバンクメモリに効率的に格納する手法を導入しており, 本稿ではその手法とマルチ分岐予測機構を効率的に組み合わせる手法について提案する.本稿ではマルチ分岐予測機構としてTMPを使用し, シミュレーション評価により, マルチ分岐予測機構を16命令発行プロセッサに導入した場合の分岐予測ヒット率とIPCを評価した.その結果, 分岐予測ヒット率は89.6%〜99.8%と通常の単一の分岐予測並に高いヒット率を達成した.IPCは1.82〜4.92という結果になった.
- 2005-11-30
著者
-
谷川 一哉
広島市立大学大学院情報科学研究科情報工学専攻
-
弘中 哲夫
広島市立大学大学院情報科学研究科情報工学専攻
-
マタウシュ ハンス
広島大学ナノデバイス・バイオ融合科学研究所
-
小出 哲士
広島大学ナノデバイス・システム研究センター
-
前田 志
広島市立大学大学院情報科学研究科
-
弘中 哲夫
広島市立大学
-
小出 哲士
広島大学ナノデバイス・バイオ融合科学研究所
-
Juergen M
広島大 ナノデバイスシステム研セ
-
マタウシュ ハンス
広島大学ナノデバイス・システム研究センター
-
谷川 一哉
広島市立大学大学院情報科学研究科
-
弘中 哲夫
広島市立大学大学院情報科学研究科
-
小出 哲士
広島大学
-
ハンス ユルゲン
広島大学ナノデバイス・システム研究センター
-
マタウッシュ ハンスユルゲン
広島大学ナノデバイス・システム研究センター
-
斎藤 正嗣
広島市立大学情報科学部
-
弘中 哲夫
広島私立大学大学院情報科学研究科情報工学専攻
関連論文
- 再構成デバイスMPLDの高密度実装に適した構成手法(デバイスアーキテクチャ2)
- リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価 (コンピュータシステム)
- リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価 (VLSI設計技術)
- MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価(リコンフィギャラブルアーキテクチャ)
- ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案(設計手法)
- 高精度浮動小数点演算用リコンフィギャラブルアクセラレータに用いる数学関数の実装手法に関する検討(応用3)
- MIPS R3000互換命令セットを持つソフトコアプロセッサとその利用例
- 疎結合型FPGAクラスタのためのオペレーティングシステム機能の試作(システムアーキテクチャ)
- ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価(デバイスアーキテクチャ,リコンフィギャラブルシステムとその応用論文)
- ハイパフォーマンスコンピューティングを目指したMPLDアーキテクチャの検討(先端的コンピュータシステム技術及び一般)
- 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討(高信頼化技術・設計技術)
- 再構成デバイスとしても動作するメモリ(MPLD)の一実装例(リコンフィギャラブルアーキテクチャ1)
- 再構成デバイスとしても動作するメモリLSIの検討(設計手法,リコンフィギャラブルシステム,一般)
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- ディジットシリアル浮動小数点演算器を用いた高精度FFT回路の設計検討(一般セッションC 設計と実装)
- バンク型多ポートメモリによる並列プロセッサ用キャッシュメモリの設計(新メモリ技術, メモリ応用技術, 一般)
- 高並列プロセッサのためのバンク構成レジスタファイル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 非数値演算を効率良く実行する統合型トレースキャッシュの評価(アーキテクチャ一般及びチップマルチプロセッサ)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 非数値演算を効率良く実行する統合型トレースキャッシュの評価
- キャッシュの有効利用率を上昇させる命令キャッシュ,トレースキャッシュ統合型キャッシュの提案
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討(設計手法)
- 科学技術計算エンジンに使用するディジットシリアル浮動小数点演算器の開発(リコンフィギャラブルアーキテクチャ)
- 複数FPGAを有するシステムでのOS機能の試作と評価(システムアーキテクチャ)
- ディジットシリアル演算器を導入した動的再構成型アーキテクチャDS-HIE用コンパイラの開発(設計手法)
- ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 2H-9 データ駆動型ノイマンマシン(DDNM)におけるスケジューリング : SPECint95ベンチマークテストの試み
- 可変パイプラインを用いた低消費エネルギープロセッサの設計と評価(プロセッサ・アーキテクチャ)
- 可変パイプライン手法によるプロトタイプ低消費エネルギープロセッサの設計(CPSY-5 マイクロアーキテクチャ)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 多倍長浮動小数点演算アクセラレータHP-DSFPの開発と評価(計算機システム)
- リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価(開発環境,FPGA応用及び一般)
- リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価(開発環境,FPGA応用及び一般)
- リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価(開発環境,FPGA応用及び一般)
- IP開発ツール設計に於けるシステム設計から機器開発での問題点と対策
- 閉そく網を用いたオンチップバンク型多ポートメモリの検討と回路規模評価(VLSI設計技術とCAD)
- オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価(VLSIシステム)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価
- 多段結合網を用いた小面積な多バンクメモリの性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 多段結台網を用いた小面積な多バンクメモリの性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- MIPS R3000互換命令セットを持つソフトコアプロセッサとその利用例
- MIPS R3000互換命令セットを持つソフトコアプロセッサとその利用例
- LSI化向け小面積多バンクメモリに関する考察
- LSI化向け小面積多バンクメモリに関する考察
- LSI化向け小面積多バンクメモリに関する考察
- マルチプロセッサ用スケジュール支援ハードウェアの提案とシミュレーション評価
- 2000-ARC-139-21 マルチプロセッサ・システムに於けるスケジューリング支援ハードウェアのシミュレーション評価
- マルチプロセッサ・システムに於けるスケジューリング支援ハードウェア
- 2E-1 マルチプロセッサシステムのゲートレベルシミュレーション環境の構築と評価
- 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器(リコンフィギャラブルアーキテクチャ)
- 多倍長浮動小数点用リコンフィギャラブルアクセラレータHP-DSFPのアプリケーション評価(数値計算)
- RSA暗号を高速化する再構成型プロセッサの検討(カスタムプロセッシング)
- 論理・配線資源を共用するMPLDのためのセルの過剰接近を抑えるレイアウト手法(ツール)
- K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価(VLSI設計技術とCAD)
- 統合型トレースキャッシュにおける分岐予測器のシミュレーション評価(一般セッションF Funny Architecture II)
- MPLDアーキテクチャのための配置配線支援ツール(ツール)
- 粗粒度再構成型PARSアーキテクチャのためのコンパイラ
- ディジットシリアル演算を導入した再構成型アーキテクチャの性能評価(リコンフィギャラブルシステム2,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- DS-HIEアーキテクチャにおける配線構造の検討(リコンフィギャラブルアーキテクチャ1)
- ディジット幅変換機能付きメモリの提案とその応用(リコンフィギャラブルアーキテクチャ1)
- 動的再構成型アーキテクチャ同士の比較を狙ったベンチマークの開発(リコンフィギャラブルアーキテクチャII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- Ethernetによる疎結合型FPGAクラスタシステムのためのOS機能(デザインガイア2010 : VLSI設計の新しい大地)
- 複数の異なるアプリケーションを用いたFPGAベース・リコンフィギュラブルシステム用OSの性能評価(システムアーキテクチャ)
- C-6 再構成型アーキテクチャPARSにおけるプログラムのマッピング : 条件判断を伴うプログラムのマッピング(LSI設計,C.アーキテクチャ・ハードウェア)
- PARSアーキテクチャの詳細設計に関する一考察
- PARSプログラミングモデルとPARSアーキテクチャの提案
- 投機的データプリフェッチを行うキャッシュの一考察
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチバンク構成レジスタファイルを用いたスーパスカラプロセッサの構成方式に関する検討
- マルチバンク構造による小面積多ポートレジスタファイル
- マルチバンク構造による小面積多ポートレジスタファイル
- マルチバンク構造による小面積多ポートレジスタファイル
- バンク構造を用いた高並列プロセッサ向き小面積多ポートレジスタファイル
- バンク構造を用いた高並列プロセッサ向き小面積多ポートレジスタファイル
- バンク構造を用いた高並列プロセッサ向き小面積多ポートレジスタファイル
- ソフトウェア開発環境を備えた研究用プロセッサIP
- ソフトウェア開発環境を備えた研究用プロセッサIP
- ソフトウェア開発環境を備えた研究用プロセッサIP
- ハイパスカラ・プロセッサ・アーキテクチャ : 動作原理および性能評価
- メモリジェネレータを用いたバンク型マルチポートメモリの速度・面積評価(VLSI回路,デバイス技術(高速,低電圧,低電力))
- メモリジェネレータを用いたバンク型マルチポートメモリの速度・面積評価(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 1Q-3 解答者の負担を軽減するオンラインヘルプシステム
- 再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理を考慮したコードスケジューリング(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般)
- 再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理(設計手法とシステムソフトウェア)
- バイナリ互換性を持つ粗粒度再構成型アーキテクチャの提案
- スーパスカラ向けマルチバンクレジスタファイルの詳細設計(CPSY-5 マイクロアーキテクチャ)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 多倍長浮動小数点演算アクセラレータHP-DSFPの開発と評価
- 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般)