オートゼロ・チョッパスタビライゼーション技術を併用した1V動作低雑音CMOS増幅器(アナログ・デジアナ・センサ, 通信用LSI)
スポンサーリンク
概要
- 論文の詳細を見る
オートゼロ・チョッパスタビライゼーション技術を併用した低雑音CMOS増幅器を1Vの低電圧で動作させるための回路構成、設計法を考案した.従来, オートゼロ技術とチョッパスタビライゼーション技術はフローティング-アナログスイッチを必要とするため低電圧動作に向かない.提案する低雑音増幅器は容量帰還, グランデッドスイッチ, 多出力SWOPA(スイッチトオペアンプ)を組み合わせ, 利用することで低電圧動作を可能とした.試作は0.18um-CMOSプロセスで行い, 測定評価により電源電圧1V, チョッピング周波数1MHzにおいて消費電力0.5mW, 入力換算雑音50nV/√<Hz>(@100Hz)を達成した.
- 2005-07-08
著者
-
岩田 穆
広島大学大学院先端物質科学研究科
-
吉田 毅
広島大学
-
佐々木 守
広島大学大学院先端物質科学研究科
-
升井 義博
広島大学
-
吉田 毅
広島大学大学院先端物質科学研究科
-
眞下 隆行
広島大学大学院先端物質科学研究科
-
升井 義博
広島大学大学院先端物質科学研究科
-
吉田 毅
広島大学大学院 先端物質科学研究科
関連論文
- スイッチトレジスタ回路網を有するシリコン網膜の境界ベース結合MRFモデルへの応用(ニューロハードウェア,ヒューマンインターフェース,一般)
- 微弱な生物発光を検出可能な高感度フォトセンサの開発(立体撮像,高精細撮像,特殊撮像,および一般)
- 強化学習を用いた対戦相手適応型戦略モデル(統計的学習理論及び一般)
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究
- 脳機能に学ぶ画像認識集積システム
- 画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ回路,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)