減衰シナプスを導入したスパイキングニューロンによるホップフィールドネットワークを用いた高速連想メモリ(企画セッション : ニューロハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
積分発火型のスパイキングニューロンモデルを適用したフィードバック型ネットワークについて報告する。通常のスパイキングモデルでは早く処理されて,フィードバックしてきたパルスと、元々遅く入力されたパルスの区別をつけることが困難である。これを解決する方法として、我々は既にグローバル抑制ニューロンの導入を提案している。しかし、このグローバル抑制ニューロンには不要な抑制をかけてしまうという問題があることが分かった。本報告ではそれを解決するために、減衰シナプスモデルの導入を提案する。このモデルに基づいてホップフィールドネットワークを設計し、連想メモリ動作を確認した。このモデルは早く到達したスパイクのみで結果を出すので高速な処理が行える。シミュレーションにより、本モデルは我々が既に提案しているパルス幅変調(PWM)方式回路に比べて約10倍に高速な処理ができる可能性があることを示した。
- 2003-11-15
著者
-
岩田 穆
広島大学大学院先端物質科学研究科
-
森江 隆
九州工業大学・生命体工学研究科
-
森江 隆
Nttネットワークサービスシステム研究所
-
森江 隆
九州工業大学
-
佐々木 寛弥
広島大学大学院先端物質科学研究科
関連論文
- スイッチトレジスタ回路網を有するシリコン網膜の境界ベース結合MRFモデルへの応用(ニューロハードウェア,ヒューマンインターフェース,一般)
- 微弱な生物発光を検出可能な高感度フォトセンサの開発(立体撮像,高精細撮像,特殊撮像,および一般)
- 強化学習を用いた対戦相手適応型戦略モデル(統計的学習理論及び一般)
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 90nmCMOSを用いた電流モード高速パイプライン型ADCの研究
- 脳機能に学ぶ画像認識集積システム
- 画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル精度補正回路を搭載した高速・低電力CMOS量子化器(アナログ回路,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 差動構成VCOにおけるデジタル・クロストーク雑音の評価
- 差動構成VCOにおけるデジタル・クロストーク雑音の評価(イメージセンサのインターフェース回路,アナログ,及び一般)
- 定在波を用いた17GHzクロック分配法の研究(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 単電子回路による知能集積デバイスの可能性(新しい知能化へ向けたLSIシステム技術)
- 神経信号センシングLSIのためのCMOS低雑音増幅回路の設計(アナログ・デジアナ・センサ,通信用LSI)
- 1チップ無線・神経センシングLSIの設計
- 1チップ無線・神経センシングLSIの設計(アナログ・デジアナ・センサ,通信用LSI)
- C-12-27 神経信号センシング LSI のための低電力 AD 変換器
- 多入力神経信号センシングLSIの設計(アナログ・デジアナ・センサ, 通信用LSI)
- 多入力神経信号センシングLSIの設計
- CMOS-PLLへのSi基板を介したディジタル・クロストーク雑音の評価(アナログ・デジアナ・センサ, 通信用LSI)
- 集積技術の将来を握るチップ間/チップ内通信技術(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 集積技術の将来を握るチップ間/チップ内通信技術(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 集積技術の将来を握るチップ間/チップ内通信技術
- CT-1-7 無線インタコネクトと3次元集積(CT-1.Si集積回路配線の解析と設計,エレクトロニクス2)
- デジタル補正を用いた高精度・低消費電力サイクリック型AD変換器の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
- デジタルLSI電源ノイズのオンチップ観測とシミュレーション技術(平成21年度技術賞受賞講演)
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
- 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- SC-12-1 アナデジ混載 LSI の基板雑音の測定とシミュレーション
- ミックストシグナルIC設計のためのチップレベル基板雑音解析手法と適用事例
- CMOSデジタル回路の基板雑音発生モデル化手法
- CMOSデジタル回路の基板雑音発生モデル化手法
- CMOSデジタル回路の基板雑音発生モデル化手法
- パネル討論 : アナログ, アナ・ディジLSIの将来像
- 画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装
- AD融合/混載アーキテクチャによる顔・物体認識のための画像フィルタリングプロセッサ(アナログ・デジアナ・センサ, 通信用LSI)
- 大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装(システムオンシリコン設計技術並びにこれを活用したVLSI)
- F-031 環境オブザーバと方策オブザーバを用いた変動環境にロバストな学習モデル(F分野:人工知能・ゲーム)
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- 集積技術の将来を握るチップ間/チップ内通信技術
- PA-1 大学の研究をどのように産業界に活かすか?
- マルチサンプリングと無線インターコネクトを用いた浮動小数点型ワイドレンジCMOSイメージセンサ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超低電圧動作・低雑音CMOS増幅回路の設計法(イメージセンサのインターフェース回路,アナログ,及び一般)
- オートゼロ・チョッパスタビライゼーション技術を併用した1V動作低雑音CMOS増幅器(アナログ・デジアナ・センサ, 通信用LSI)
- C-12-71 「飲むバイオセンサー」に用いるCMOS温度センサーの研究(C-12.集積回路,一般セッション)
- 類似特徴を有した異種物体認識のためのブーステッド・カスケード学習アルゴリズム
- スイッチトレジスタ回路を内蔵したビジョンチップの開発(ニューロハードウェア,ニューロハードウェア,一般)
- ACT-2-3 センサーの低雑音インタフェース技術(ACT-2.低侵襲医療診断・治療を実現するエレクトロニクス技術,チュートリアル講演,ソサイエティ企画)
- ACT-2-3 センサーの低雑音インタフェース技術(ACT-2.低侵襲医療診断・治療を実現するエレクトロニクス技術,チュートリアル講演,ソサイエティ企画)
- 神経信号センシングLSIのためのCMOS低雑音増幅回路の設計 (情報センシング)
- マルチサンプリングと無線インターコネクトを用いた浮動小数点型ワイドレンジCMOSイメージセンサ
- コントラスト強調機能を有する広ダイナミックレンジシリコン網膜
- 画像特徴抽出のためのパルス変調方式画素並列ガボールフィルタ回路
- コントラスト強調機能を有する広ダイナミックレンジシリコン網膜(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- シリコン網膜の開発のためのスイッチトレジスタ回路網の検討(ニューロハードウェア,「ニューロハードウェア」及び「一般」)
- I-054 類似度の重み付け平均を用いる領域ベース両眼立体視システム(I分野:画像認識・メディア理解)
- 生命体情報処理とエレクトロニクスの融合
- チップ間列並列データ転送のための電流型パルス幅復調回路の試作(アナログ・デジアナ・センサ, 通信用LSI)
- パルス変調方式に基づく列並列転送回路を利用したマルチチップ視覚システムの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- スパイラルインダクタのカップリングを用いたチップ間無線インターコネクト(アナログ・デジアナ・センサ, 通信用LSI)
- 超低電圧動作・低雑音CMOS増幅回路の設計法
- 低電圧・低雑音バイオセンサー回路技術
- 低電圧・低雑音バイオセンサー回路技術(イメージセンサのインターフェース回路,アナログ,及び一般)
- 低電圧・低雑音バイオセンサー回路技術
- 1チップ無線センサLSIのための低電圧低雑音リングオシレータ型VCO(アナログ・デジアナ・センサ, 通信用LSI)
- A-1-19 1V動作サイクリックAD変換回路の設計(A-1. 回路とシステム, 基礎・境界)
- 三次元集積のためのインダクタ対による無線インタコネクション
- AD融合回路方式による画素並列型ガボールフィルタLSI(VLSI回路,デバイス技術(高速,低電圧,低電力))
- AD融合回路方式による画素並列型ガボールフィルタLSI(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 抵抗ネットワークの過渡状態を利用するガボール型フィルタ回路(企画セッション : ニューロハードウェア)
- A-1-22 セルラーニューラルネットワーク方式ガボール型フィルタ回路の簡略化ダイナミクスの提案
- 画像特徴抽出のためのパルス変調方式画素並列ガボールフィルタ回路
- CT-2-1 A/D変換回路技術(CT-2.最先端A/D変換回路技術〜市場要求と実現技術,チュートリアルセッション,ソサイエティ企画)
- 結合フェーズロックトループ回路を用いたパルスカップルドニューラルネットワークの実現
- スパイラルインダクタ対の電磁結合による非接触シリアル伝送システム(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOS容量による電圧増幅を用いた超低消費電力・低雑音増幅器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 定在波を用いた17GHzクロック分配法の研究(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- スパイラルインダクタ対の電磁結合による非接触シリアル伝送システム(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOS容量による電圧増幅を用いた超低消費電力・低雑音増幅器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- I-007 見え方に基づいた顔認識手法のための画像前処理(I分野:画像認識・メディア理解)
- D-12-93 主成分分析による照明変動にロバストな顔認識のための画像前処理(D-12. パターン認識・メディア理解, 情報・システム2)
- D-12-31 主成分分析による顔認識回路の設計とFPGAへの実装(D-12. パターン認識・メディア理解, 情報・システム2)
- 1V動作Rail-to-Rail入力逐次比較型AD変換器(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 無線/光配線による三次元集積の課題と展望(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 無線/光配線による三次元集積の課題と展望(低電圧/低消費電力技術,新デバイス・回路とその応用)
- D-12-51 ステレオビジョンによる特徴点位置と物体表面の検出アルゴリズム
- 移動観測系における移動物体検出・呈示システムの検討
- 減衰シナプスを導入したスパイキングニューロンによるホップフィールドネットワークを用いた高速連想メモリ(企画セッション : ニューロハードウェア)
- パルスタイミングに基づくスパイキングホップフィールドネットワークによる高速連想メモリ
- アナログ・デジタル混載システムにおけるクロストーク雑音の回路性能への影響とその対策(対策/一般)
- 大規模LSI用集積化伝送線路の電磁界解析と光配線との比較
- 大規模LSI用集積化伝送線路の電磁界解析と光配線との比較
- 大規模LSI用集積化伝送線路の電磁界解析と光配線との比較
- フォールディング技術を用いた高速・低電力AD変換器
- フォールディング技術を周いた高速・低電力AD変換器